-
该程序实现的是10进制的计数器，具有置位复位的功能。
该程序实现的是10进制的计数器，具有置位复位的功能。-the program is the band of 10 counters, with the home-reset function.
- 2022-02-25 09:51:44下载
- 积分：1
-
大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持...
大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持-famous Synopsys Core 8051IP the VHDL language, can be supported keilC51
- 2022-11-25 02:20:03下载
- 积分：1
-
并行通信代码（调试通过）
并口通讯代码
并口通讯代码（调试通过）
--该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers
- 2022-05-20 22:29:56下载
- 积分：1
-
multiDDC
Multi-Digital Down Converter design.
- 2008-11-23 15:26:35下载
- 积分：1
-
eBook_Verilog_HDL--Guide_to_Digital_Design_Synthes
说明： 对于有经验的用户和新用户写的，这本书给您的Verilog HDL的广泛报道。该书强调了实际设计和验证的角度，而不是只注重Verilog的语言方面。(Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. )
- 2010-04-15 01:27:30下载
- 积分：1
-
ALU用VHDL项目
ALU using VHDL project
- 2022-03-22 23:35:27下载
- 积分：1
-
codes
EKG SIGNAL PROCESSING THROUGH CORDIC
- 2013-09-29 01:46:17下载
- 积分：1
-
UC3842
基于uc3842的反激电路的saber仿真模型，可调制，波形结果完美(The saber of the flyback circuit simulation model based on uc3842, modulation, waveform perfect results)
- 2015-05-06 21:52:14下载
- 积分：1
-
fpga里实现 uart 经典 vhdl语言写的 ise工程文件
fpga里实现 uart 经典 vhdl语言写的 ise工程文件-fpga implementation in vhdl language classic uart of ise project file
- 2022-07-10 00:07:59下载
- 积分：1
-
语言和 vhdl 文件
库 ieee ；
使用 ieee.std_logic_1164.all ；
使用 ieee.std_logic_arith.all ；
使用 ieee.std_logic_unsigned.all ；
实体三叶因子 1 是
端口 (
赤 角： 在 std_logic ；
rst: 在 std_logic ；
q1: std_logic 出） ；
结束三叶因子 1 ；
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-07-03 16:30:03下载
- 积分：1
