登录
首页 » VHDL » 系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序...

系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序...

于 2022-08-08 发布 文件大小:35.75 kB
0 122
下载积分: 2 下载次数: 1

代码说明:

系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b/5b coding signal. Verilog procedures, with test procedures

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Simple I2C controller
    Simple I2C controller -- 1) No multimaster -- 2) No slave mode -- 3) No fifo s -- -- notes: -- Every command is acknowledged. Do not set a new command before previous is acknowledged. -- Dout is available 1 clock cycle later as cmd_ack -Simple I2C controller-- 1) No multimaster-- 2) No slave mode-- 3) No fifo"s---- notes :-- Every command is acknowledged. Do not set a ne w command before previous is acknowledged.-- D is available out a clock cycle later as cmd_ack
    2023-03-08 10:05:03下载
    积分:1
  • 用verilog写的很好的cpu core
    用verilog写的很好的cpu core-using Verilog write a good cpu core
    2023-06-03 16:40:03下载
    积分:1
  • sigmoid_FPGA
    sigmoid函数硬件实现,verilog代码及其测试用例(Sigmoid function hardware implementation, verilog code and test cases)
    2017-05-08 20:36:04下载
    积分:1
  • Cmos 全加法器使用绝热逻辑
    绝热电路都是使用"可逆逻辑"的低功耗电路以节省能源。与传统的CMOS电路,在开关过程中消耗能量,不同绝热电路试图节约费用由以下两个关键的规则: 永远不会打开一个晶体管时电压源之间
    2023-04-29 04:00:02下载
    积分:1
  • SED1330/1335/1336/E1330液晶显示控制器及51汇编源程序.液晶显示程序,显示图形及汉字....
    SED1330/1335/1336/E1330液晶显示控制器及51汇编源程序.液晶显示程序,显示图形及汉字.-SED1330/1335/1336/E1330 LCD controller and the source of 51 Series procedures. LCD procedures, and show pictures of Chinese characters.
    2022-01-25 22:11:23下载
    积分:1
  • sdr
    全数字OQPSK解调算法的研究及FPGA实现 论文介绍了OQPSK全数字接收解调原理和基于 软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字 解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法, 并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的 仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用Verilog HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中 的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对 设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪 SignalTapⅡ的硬件实际测试,(The Research and FPGA Implement of All Digital OQPSK Demodulation Algorithms )
    2020-06-30 18:00:01下载
    积分:1
  • QPSK_DDS
    说明:  Implementing QPSK using DSS
    2020-01-14 06:00:57下载
    积分:1
  • 九九乘法器
    基于对ROM的编写,在quartusII上实现九九乘法器的实现,在试验箱的四个数码管上分别显示乘数,被乘数,积
    2022-02-03 19:00:51下载
    积分:1
  • M-ary-QAM-in
    研究信道噪声对M-ary QAM的影响,适合数字通讯从业者(Effect of channel noise on M-ary QAM in)
    2015-07-15 09:45:41下载
    积分:1
  • hdmi_demo
    hdmi 视频编解码输入输出模块,verilog实现(hdmi encoder and decoder in verilog.)
    2020-07-28 17:08:41下载
    积分:1
  • 696518资源总数
  • 106182会员总数
  • 24今日下载