系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序...
于 2022-08-08 发布
文件大小:35.75 kB
0 96
下载积分: 2
下载次数: 1
代码说明：
系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b/5b coding signal. Verilog procedures, with test procedures
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
