登录
首页 » VHDL » 软件开发环境:ISE 7.1i 仿真环境:ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共...

软件开发环境:ISE 7.1i 仿真环境:ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共...

于 2022-08-09 发布 文件大小:243.52 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

软件开发环境:ISE 7.1i 仿真环境:ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共八个灯的交通灯控制器; 2. 工程在project文件夹中,双击traffic.ise文件打开工程; 3. 源文件在rtl文件夹中,traffic.v为设计文件,traffic_tb.tbw是仿真波形文件; 4. 打开工程后,在工程浏览器中选择traffic_tb.tbw,在Process View中双击“Simulation Behavioral Model”选项,进行行为仿真,即可得到仿真结果。-Software development environment: ISE 7.1i simulation environment: ISE Simulator1. Realize this instance through the ISE Simulator tool to achieve a total of eight lights in both directions of traffic lights controller 2. Works project folder, double-click traffic.ise Open the project document 3. rtl source file in the folder, traffic.v for design documents, traffic_tb.tbw is the simulation waveform files 4. to open a project, the project browser, select traffic_tb.tbw, in the Process View in the double hit

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • useful
    FPGA做VGA视频显示的详细资料,我找了很久才收集起的,有四篇文章,很有用(FPGA do VGA video display detailed information, I found a long time before they start collecting, with four articles, very useful)
    2020-12-21 18:29:09下载
    积分:1
  • liushui
    本程序实现流水线功能,您可根据自己需要更改参数,试用芯片xilinx,用verilog语言编写(This program implements the pipeline, you may be required to change the parameters according to their own try xilinx chip with verilog language)
    2016-03-07 09:26:28下载
    积分:1
  • cpu微命令vhdl源代码
    cpu微命令vhdl源代码-cpu-order VHDL source code
    2022-12-11 18:20:03下载
    积分:1
  • 自适应滤波器
    由于衍射、散射、反射和稀疏等环境损伤的增加,其后果是信号视线的丧失和干扰。自适应信号处理可以克服这些缺陷。该代码是用甚高速硬件描述语言(VHDL)编写的,用以滤除高频,减少噪声和干扰。
    2023-07-04 11:00:03下载
    积分:1
  • ad0809
    对ad0809的控制代码( ad0809control)
    2010-08-28 15:00:50下载
    积分:1
  • resolutionquartusII
    用verilog编写的分辨率提高的源代码 采用双线性插值(Written resolution with the verilog source code to improve the use of bilinear interpolation)
    2021-05-14 18:30:02下载
    积分:1
  • CODE_VHDL_COUNTING 0 到 9 (慈 0 đến 9 Đếm hiển đoạn 施耐 1 带领 7)
    CODE_VHDL_COUNTING 0 到 9 (慈 0 đến 9 Đếm hiển đoạn 施耐 1 带领 7)
    2023-04-13 10:55:04下载
    积分:1
  • shift_reg
    Shift reg in vhdl, a first example to start
    2011-03-27 10:35:25下载
    积分:1
  • MemoryGame-master
    在开发板EGO1上实现的图形记忆游戏,白块按下确认建,黑色块不按确认键(memory game in verilog)
    2020-12-19 16:29:10下载
    积分:1
  • 典型的例子,从互联网上下来,希望对大家有用,
    典型事例,从网上down的,希望对大家有用,-Typical examples, from the Internet down, and I hope useful for everyone,
    2022-03-30 06:06:30下载
    积分:1
  • 696516资源总数
  • 106409会员总数
  • 8今日下载