-
verilog
VERILOG设计实例，非常详细的例子，有交通灯，频率计，数字跑表等等例子(Verilog design example, a very detailed examples have traffic lights, frequency meter, digital stopwatch, etc. Examples of)
- 2008-05-28 22:12:57下载
- 积分：1
-
基于verilog的AMI协议编码,modelsim仿真
基于verilog的AMI协议编码,
已用modelsim验证。
- 2022-08-15 20:57:37下载
- 积分：1
-
FPGA超声波测距数码管显示
超声波测距代码参考了网上的，数码管自己写的，我的是50mHz的晶振，测距不准可以自己修改一下。大佬勿喷。
- 2022-01-27 22:40:26下载
- 积分：1
-
24小时计时时钟
实现24小时计时，因为位数不够，这里是12进位，可自行调整进位数(Realize 24-hour timing, because the number of digits is not enough, here is 12 carry, you can adjust the carry number by yourself.)
- 2020-06-23 19:40:01下载
- 积分：1
-
youmui_v20
ICA (Principal Component Analysis) algorithm and procedures, GSM is GMSK modulation signal generation, On neural network control.
- 2017-09-01 20:51:26下载
- 积分：1
-
简单的32位RISC CPU内核
我是在韩国仁荷大学学生。这是项目结果的计算机体系结构。它的 CPU 核心，32 位 RISC 系统。它可以在 300 MIPS opreated。1cycle / 1instruction 系统。它提出简单的哈佛架构。和做简单的算术逻辑。
- 2022-01-28 09:03:42下载
- 积分：1
-
CHING
数字钟vhdl主要分为正常显示与报时功能(Digital clock vhdl)
- 2013-03-06 15:32:11下载
- 积分：1
-
A4_Uart_Top
串口！ 这是一个使用的通信程序 ， 非常好用。(serial port Serial port! This is a communication program used, very useful.)
- 2020-06-17 14:00:01下载
- 积分：1
-
PCPU设计代码
说明： RISC 5级流水线CPU，带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)
- 2020-06-24 04:00:01下载
- 积分：1
-
CRC-Verilog
此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16(this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY)
- 2007-01-03 10:47:43下载
- 积分：1
