登录
首页 » VHDL » 内附多路选择器,74系列芯片VHDL源码,加法器,FIR,比较器等大量例子,对初学VHDL语言很有好处。可用maxplus,quartus,synplicity...

内附多路选择器,74系列芯片VHDL源码,加法器,FIR,比较器等大量例子,对初学VHDL语言很有好处。可用maxplus,quartus,synplicity...

于 2022-08-11 发布 文件大小:227.83 kB
0 46
下载积分: 2 下载次数: 1

代码说明:

内附多路选择器,74系列芯片VHDL源码,加法器,FIR,比较器等大量例子,对初学VHDL语言很有好处。可用maxplus,quartus,synplicity等综合软件进行调试-contains multiple-choice, 74 chips VHDL source code, the adder, FIR, comparators, etc. are plenty of examples for beginners VHDL very good. Available maxplus, Quartus, synplicity integrated software debugging

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • firhalfband
    利用matlab提供的firhalfban函数设计阶数为16、通阻带容限为0.0001的半带滤波器。仿真测试滤波前后的信号时域图,回执滤波器的频率响应特性图(Provided firhalfban function using matlab design order of 16, through the 0.0001 stopband wool half-band filter. Simulation test filtered time domain signal before and after, receipt filter frequency response characteristic diagram)
    2020-07-03 21:40:02下载
    积分:1
  • 基于FPGA可触控卫星信道模拟器的设计与实现
    说明:  卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • 语言和 vhdl 文件
    库 ieee ; 使用 ieee.std_logic_1164.all ; 使用 ieee.std_logic_arith.all ; 使用 ieee.std_logic_unsigned.all ; 实体三叶因子 1 是 端口 ( 赤  角: 在 std_logic ; rst: 在 std_logic ; q1: std_logic 出) ; 结束三叶因子 1 ; 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-07-03 16:30:03下载
    积分:1
  • 典型的例子,从互联网上下来,希望对大家有用,
    典型事例,从网上down的,希望对大家有用,-Typical examples, from the Internet down, and I hope useful for everyone,
    2022-03-30 06:06:30下载
    积分:1
  • VHDL programming language introduced the basic grammar, and some programming exa...
    介绍了VHDL编程语言的基本语法,和一些编程实例-VHDL programming language introduced the basic grammar, and some programming examples
    2023-02-13 15:55:04下载
    积分:1
  • 一个latch3 VHDL编写。
    A latch3 written in VHDL.
    2022-04-15 06:24:21下载
    积分:1
  • FPGA实现CAN总线控制器源码
    说明:  参照can芯片 saj1000控制器结构,写的can控制器(According to the structure of can chip saj1000 controller, the CAN controller is written)
    2021-01-19 21:38:41下载
    积分:1
  • TEXIO
    TEXIO study testbench passed VHDL FPGA CPLD simulation Altera quartus
    2015-03-21 23:19:21下载
    积分:1
  • code
    其中两个项目自己做的:一个是雷达模拟跟踪,基于FPGA/CPLD的,里面包含了PCB和VHDL码,还有一个是SDIO的驱动程序(包括PCB原理图,SDIO协议方面的资料还有就是源码,这项目可用),还有一些嵌入式方面的资料,如TCP/IP协议栈的实现,FPGA的一些仿真实例(Two of the projects themselves to do: a tracking radar simulator is based on FPGA/CPLD)
    2007-10-17 16:54:10下载
    积分:1
  • 该程序实现的N位全减器,首先实现一位的减法器,之后实现N位全减器。...
    该程序实现的N位全减器,首先实现一位的减法器,之后实现N位全减器。-Program of the N-bit-wide reduction, the first realization of a subtraction for, after all N-reduction devices.
    2022-02-25 19:13:43下载
    积分:1
  • 696522资源总数
  • 104042会员总数
  • 46今日下载