网站首页

一个在Xilinx spartan3实现的时钟，具有时分秒的计时显示以及年月日的显示，很有参考价值

于 2022-08-12 发布文件大小:754.91 kB

 0  103

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个在Xilinx spartan3实现的时钟，具有时分秒的计时显示以及年月日的显示，很有参考价值-A Xilinx spartan3 realize the clock, with time-accurate time display and date display, a good reference

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

时序逻辑与组合逻辑（VHDL）
代码使用应用于 FPGA的VHDL代码，主要是告诉大家时序逻辑和组合逻辑的应用场合和区别，希望能够对大家有所帮助

2022-10-19 04:15:03下载

积分：1
VGA FPGA时序仿真，仿真的PS / 2键盘接口VHDL源C.
用FPGA模拟VGA时序、模拟PS/2总线的键盘接口VHDL源代码，基于Xilinx spartan3-VGA FPGA timing simulation, simulation PS/2 keyboard interface bus VHDL source code, Based on Xilinx spartan3

2023-01-19 01:15:04下载

积分：1
10 0M以太网MAC
ethernet 10 0M MAC-ethernet MAC 10,100 M

2022-08-18 16:38:53下载

积分：1
UART_RX_
说明： fpga串口的发送程序基于verilog语言拿走不用谢。(The sending program of FPGA serial port is based on Verilog language.)

2020-06-18 04:00:01下载

积分：1
自己使用VHDL语言编写的24位寄存器.主要用于DDS中
自己使用VHDL语言编写的24位寄存器.主要用于DDS中-24bit_register

2022-09-06 21:25:03下载

积分：1
Farrow
说明： matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似。(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)

2021-03-28 22:29:11下载

积分：1
these files are written in verilog but i am uploading in text format
these files are written in verilog but i am uploading in text format

2022-01-26 00:53:26下载

积分：1
Of PCM
对PCM编码的多路复用与解复用程序，VerilogHDL源程序-Of PCM-encoded multiplexing and demultiplexing process, VerilogHDL source

2022-02-05 07:01:51下载

积分：1
20190718 - Copy
this files describes how to build i2c block modules in verilog hdl and programming them on an fpga device

2020-06-21 21:20:02下载

积分：1
比较适合初学学者，而且比较基础。描述的不全面，先看看吧...
比较适合初学学者，而且比较基础。描述的不全面，先看看吧-it‘s best book for beginner！

2022-01-22 16:09:31下载

积分：1

696518资源总数
105895会员总数
18今日下载

一个在Xilinx spartan3实现的时钟，具有时分秒的计时显示以及年月日的显示，很有参考价值

0 个回复

热门标签

热门下载