网站首页

一个在Xilinx spartan3实现的时钟，具有时分秒的计时显示以及年月日的显示，很有参考价值

于 2022-08-12 发布文件大小:754.91 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个在Xilinx spartan3实现的时钟，具有时分秒的计时显示以及年月日的显示，很有参考价值-A Xilinx spartan3 realize the clock, with time-accurate time display and date display, a good reference

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

USB_xilinx_vhdl
Giao tiep Univesan ...

2020-06-20 03:00:02下载

积分：1
shumaguandongtai
VHDL的动态扫描显示六个数码管，包含分频代码产生25kHz的扫描信号作为时钟。(VHDL dynamic scanning display six digital tube contains 25kHz scanning signal is generated as a clock divider code.)

2012-11-26 14:40:42下载

积分：1
LCD_test
this a example for the LCD for altera FPGA cyclone ii EP2C8. implemented in verilog. tested using altera EP2C8 fpga

2013-07-25 14:43:43下载

积分：1
(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过
(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过-(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform through

2022-05-25 02:39:25下载

积分：1
ASIC_LIB
ASIC设计中常用的运算模块，如加减，常系数乘法，截断，饱和等。(some modules used in ASIC design.)

2010-03-10 15:52:28下载

积分：1
我的学习经验，一种自适应分频及分频方法的实现，很好用的哦...
我的学习经验，一种自适应分频及分频方法的实现，很好用的哦-my learning experience, an adaptive frequency-frequency method and the realization of the good, oh

2022-02-03 01:08:00下载

积分：1
跑马灯
跑马灯-是移位寄存器有6个灯，无延时entity-Bomadeng-shift register is a six lights, without delay entity

2022-09-29 01:55:03下载

积分：1
class16_pll
说明： FPGA实现PLL锁相环，输出不同频率的时钟控制信号。(FPGA realizes PLL and outputs clock control signals of different frequencies.)

2021-03-19 17:19:19下载

积分：1
DualPortRAM
此程序是Verilog HDL语言读写RAM的程序希望大家有用(This is Verilog HDL Promang)

2020-10-29 21:19:57下载

积分：1
Srikanth Vijayaraghavan
Srikanth Vijayaraghavan - A Practical Guide for SystemVerilog Assertions-Srikanth Vijayaraghavan- A Practical Guide for SystemVerilog Assertions

2022-05-29 04:08:08下载

积分：1

696516资源总数
106409会员总数
8今日下载

一个在Xilinx spartan3实现的时钟，具有时分秒的计时显示以及年月日的显示，很有参考价值

0 个回复

热门标签

热门下载