网站首页

波形发生器，用于编写testbentch文件。非常实用

于 2022-10-22 发布文件大小:556.83 kB

 0  134

下载积分: 2 下载次数: 1

我要下载

代码说明：

波形发生器，用于编写testbentch文件。非常实用-Waveform generator, for the preparation of testbentch files. Useful

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ddsProm
dds 频率可控，32位输出为12位已含有.hex文件，直接装载致ROM即可~(dds frequency-controlled, 32-bit output is 12 already contains. hex file can be loaded directly caused ROM ~)

2013-06-13 10:07:16下载

积分：1
fft
运用matlab实现fft变换，用于地震资料频谱分析！(FFT transform)

2013-09-01 16:41:57下载

积分：1
DDS
说明：使用Verilog，以Quartus II 为平台，编写了一个DDS信号发生器程序。(Using Verilog and Quartus II as the platform, realizing the DDS signal generator program .)

2020-11-26 17:12:26下载

积分：1
现色彩空间转换R’G’B’ to Y’CbCr的VHDL源代码。
现色彩空间转换R’G’B’ to Y’CbCr的VHDL源代码。-Kabuki现rough cleaning转Connaught distance RGB to Y CbCr cavity VHDL Daitou Tungsten measurements 。

2022-05-22 05:05:55下载

积分：1
vhdl编写的fifo程序
vhdl编写的fifo程序-VHDL procedures prepared by the fifo

2022-02-01 01:32:39下载

积分：1
spi_hello
SPI接口测试程序，Xilinx参考设计，ML507硬件测试通过.(SPI interface test code，Xilinx reference design，tested on ML507 platform.)

2013-09-01 09:37:04下载

积分：1
Taxi-automatic-billing
出租车自动计费系统的verilog程序代码(Taxi automated billing system verilog code)

2009-10-08 10:07:15下载

积分：1
shizhong
VHDL写时钟，分频模块什么，实现计时。定点报时，定点闹钟，显示年月日。(verilog HDL)

2014-01-09 18:29:40下载

积分：1
fpga
VHDL语言编程简单实例若干，适合于初学者(VHDL language programming simple example, suitable for beginners)

2013-01-22 14:44:00下载

积分：1
codings
wavelet transform of a signal,it is important and useful code to trans form frequency to time domain

2013-11-10 15:10:32下载

积分：1

696518资源总数
105540会员总数
37今日下载

波形发生器，用于编写testbentch文件。非常实用

0 个回复

热门标签

热门下载