登录
首页 » Verilog » FPGA开发程序

FPGA开发程序

于 2022-08-14 发布 文件大小:68.90 MB
0 118
下载积分: 2 下载次数: 1

代码说明:

针对初学FPGA的人,简单易懂,用notepad++打开可以看到QuartusII里的中文注释,方便学习和开发

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • project_first
    说明:  basys3的数字钟,可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
    2019-06-18 10:37:53下载
    积分:1
  • FSK
    2FSK的matlab仿真,叠加了高斯白噪声(2FSK matlab simulation, superimposed on a Gaussian white noise)
    2021-04-13 02:58:56下载
    积分:1
  • 电子时钟
    基于DE2-115的数字时钟 1.液晶显示,数码管显示 2.整点报时 3.闹钟 4.设置时间 5.设置闹钟(Digital clock based on DE2-115 1. LCD display, digital tube display 2. whole point 3. alarm clock 4. setting time 5. set the alarm clock)
    2021-03-06 23:39:29下载
    积分:1
  • 基于Basys3的贪吃蛇小游戏
    基于Basy3的贪吃蛇小游戏,实现了相关功能。(Snake Eating Game Based on Basy3)
    2021-03-10 20:39:26下载
    积分:1
  • FIFO
    fifo程序代码,程序编写,测试仿真图形,方便,比较实用(fifo code, programming, testing, simulation graphics, convenient and more practical)
    2016-03-16 10:06:12下载
    积分:1
  • vhdl+verilog
    小波提升算法源码,里面一个txt文件可以当作算法参考;(Wavelet lifting algorithm source code, inside a TXT file can be used as algorithm reference;)
    2018-06-20 09:28:28下载
    积分:1
  • 1_Carm
    经典的OV5642的verilog驱动程序(Verilog Driver of Classic OV5642)
    2019-03-19 13:38:29下载
    积分:1
  • commonly used verilog skills
    它有verilog的学习例程,非常好的学习。分享是好的。请检查它,初学者练习很好。我喜欢并分享它,希望它对其他人也有用
    2022-03-07 10:50:46下载
    积分:1
  • UART
    字长可以简单调整,即可实现任意字长UART通讯(The word length can be simply adjusted to achieve any word length UART communication.)
    2018-07-09 22:06:02下载
    积分:1
  • FPGA内部实现数据大小排序方法
    在FPGA内部实现数据大小排序是一件非常困难的事情,本例中以流水线方式实现16个数据的排序!
    2022-04-20 13:03:53下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载