-
Booth 型乘法器
Booth 算法使用 Verilog HDL 实现用于 16 位乘法签名和未经签名的数字。展位乘数作品上的添加和转移操作的二进制数。
- 2022-05-10 15:46:34下载
- 积分：1
-
lpddr2
LPDDR2 SDRAM memories compliant to JEDEC JESD209-2.
- 2015-05-11 20:57:21下载
- 积分：1
-
4
Verilog的135个经典设计实例.使你工作使用学习中，会有很大帮助，各种典型案例(135 classic Verilog design examples. Make your work with the study, will be of great help, of various typical cases
)
- 2014-03-19 10:55:14下载
- 积分：1
-
verilog_lab_solution
Verilog 实验代码。。。经典的，里面都是完整的项目文件。 ISE环境。(Verilog test code. . . Classic, which is a complete project file. ISE environment.)
- 2011-12-01 23:44:40下载
- 积分：1
-
pong_C5H
FPGA的经典例程，可以进行移植和借鉴使用(FPGA' s classic routines, can be transplanted and learn to use)
- 2011-07-23 10:15:41下载
- 积分：1
-
按键消抖
说明： 按键消抖,避免按键抖动造成信号误触发，增大按键输入的可靠性(Key jitter elimination, avoid key jitter caused by signal error trigger, increase the reliability of key input)
- 2020-07-04 11:00:01下载
- 积分：1
-
verilog实现同步FIFO模块
“同步”表示相同频率的时钟源，“ FIFO”表示先进先出的意思。 FIFO 的用
意一般都是缓冲数据，另模块独立，让模块回避调用的束缚。同步 FIFO 是 RAM 的亚
种，它基于 RAM，再加上先进先出的机制，学习同步 FIFO 就是学习如何建立先进先出
的机制。
- 2022-07-19 17:24:37下载
- 积分：1
-
2ASK
2ask调制与解调的源代码，经过测试可用(2ask modulation and demodulation source code is available, tested)
- 2012-12-09 21:27:49下载
- 积分：1
-
FIFO的verilog程序
动画电影好的颠覆活动符合大喊大吼，道光皇帝繁华的大喊大吼，给对方互动活动芳华虚度和。电饭锅很多新的，都会给读后心得黑灯瞎火大学，得到优惠电信用户读后心得颠覆活动消化道，颠覆活动符合东西方呼吸道，东方红乡读后心得银行信贷参加。
- 2022-01-24 09:57:06下载
- 积分：1
-
rough22
采用倍频及1/3、1/12倍频绘制的路面不平度频谱图（自编）(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
- 2013-09-10 16:50:13下载
- 积分：1
