登录
首页 » Verilog » bayer2rgb

bayer2rgb

于 2022-08-17 发布 文件大小:1.68 kB
0 90
下载积分: 2 下载次数: 1

代码说明:

bayer to rgb, module Bayer2RGB(          input       MainClk,     input       nRST,          input       iVsync,     input       iHref,     input[9:0]  iPixelData,  &nbs

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 12864hanzixianshi
    基于FPGA 的12864液晶显示汉字,用verilog编写的。(12864 liquid crystal display Chinese characters based on FPGA, written in verilog.)
    2021-04-27 15:48:44下载
    积分:1
  • DES
    说明:  自己写的DES的verilog实现。输入输出实现了并转串。(DES algorithm implemented in verilog.)
    2020-12-03 16:19:25下载
    积分:1
  • adc0809ctrl
    用fpga芯片使用vhdl语言对AD转换芯片ADC0809进行控制(Using the fpga chip use language of VHDL AD transform chip ADC0809 control)
    2011-12-12 16:31:59下载
    积分:1
  • bldc_motor_control_design_example
    无刷直流电机 VHDL VERILOG 控制,速度环,RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA( actel VERILOG BLDC control of the use of actel FPGA)
    2020-10-29 09:19:57下载
    积分:1
  • qianzhaowang
    一个简单的千兆以太网UDP协议的实现,可以实现数据的收发和ARP,实现PC端与FPGA的以太网通信(A simple implementation of Gigabit Ethernet UDP protocol can realize data sending and receiving and ARP, and realize Ethernet communication between PC and FPGA.)
    2019-01-21 17:18:13下载
    积分:1
  • 充分验证的iic
    充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。充分验证的iic,slave连续接收6byte,开头可以更改设备地址。  
    2022-04-18 13:14:21下载
    积分:1
  • codes
    EKG SIGNAL PROCESSING THROUGH CORDIC
    2013-09-29 01:46:17下载
    积分:1
  • Six-phase-Motor-Based-on-DSP
    说明:  设计了六相感应电机的控还原 制平台的硬件结构及其各个组成部分,控制平台结构主要由DSP控制系统和主驱动电路系统以及检测电路系统组成。控制系统采用TI公司的TMS320F2812快速DSP控制芯片。 (This paper designs the hardware structure of the six-phase motor control system and introduces every component. The control platform consists of DSP control system, main drive circuit system and detection circuit system .The control system adopts TMS320F2812 DSP chip of TI Company. 更多还原 )
    2011-03-01 12:08:36下载
    积分:1
  • DDSN
    quartus II 13.0 DDS工程文件,采用VHDL编写,可输出正交两路正弦信号。可以直接用modelsim-alter 仿真(quartus II 13.0 DDS project file, using VHDL written two orthogonal sinusoidal output signals. Can be simulated directly modelsim-alter)
    2021-03-20 16:49:17下载
    积分:1
  • lcd1602
    艾米电子的液晶1602的Verilog语言程序 (Amy e-LCD 1602 of the Verilog language program)
    2010-10-26 11:20:49下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载