USB 3使用Verilog仿真
于 2022-08-20 发布
文件大小:686.76 kB
0 178
下载积分: 2
下载次数: 1
代码说明:
在本计画中,我使用veriloghdl来设计usb3.0,并在Cadence中进行模拟。我的
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论


