网站首页

vhdl 计数器源程序，大家看看吧 vhdl 计数器源程序，大家看看吧...

于 2022-08-21 发布文件大小:1.57 kB

 0  105

下载积分: 2 下载次数: 1

我要下载

代码说明：

vhdl 计数器源程序，大家看看吧 vhdl 计数器源程序，大家看看吧-vhdl counter source, we see it vhdl counter source, we see it

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

XADC
xilinx verilog FPGA驱动AD9613 数据采集DEMO程序(Xilinx Verilog FPGA drives AD9613 data acquisition DEMO program.)

2021-03-29 15:19:10下载

积分：1
Practical program code, in the hope that useful to everybody, has debugging thro...
实用的程序代码，希望对大家有用，已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through

2023-05-31 22:10:04下载

积分：1
是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。...
是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。-Is the VHDL language, in the FPGA development board realize decimal technology (7 digital tube display), including reset, cleared, counting enable.

2022-03-20 12:25:41下载

积分：1
Vhdl practical tutorials to help beginners to grasp quickly the preparation of V...
Vhdl实用教程，可帮助初学者迅速掌握VHDL的编写-Vhdl practical tutorials to help beginners to grasp quickly the preparation of VHDL

2022-02-20 18:25:10下载

积分：1
在QuartusII运用ＡＨＤＬ语言，首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位；再设计状态机用来检测串行数据流中的序列。...
在QuartusII运用ＡＨＤＬ语言，首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位；再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变ＰＮ码结构可以作为通用数列检测器-QuartusII use in AHDL language, the first PN generator designed to generate a data stream 11 throughout the cycle has an effective data = 2047 re-designing the state machine used to detect the serial data stream in sequence. The use of two counters were counting on the PN code, as well as counting the number of sequences occur. Changes in the structure of PN code series can be used as general-purpose detector

2023-03-11 09:20:03下载

积分：1
地铁售票系统，基于VHDL，可实现站点设置，站点选择，选择购票数量，找零等一系列功能。...
地铁售票系统，基于VHDL，可实现站点设置，站点选择，选择购票数量，找零等一系列功能。-Metro ticketing system, based on VHDL, allows site settings, site selection, choose the number of tickets, Keep the change and a series of functions.

2022-02-16 02:43:18下载

积分：1
用FPGA实现数字锁相环，开发环境为ISE
用FPGA实现数字锁相环，开发环境为ISE-Using FPGA digital phase-locked loop, development environment for ISE

2022-06-22 05:34:34下载

积分：1
按键消抖
说明：按键消抖,避免按键抖动造成信号误触发，增大按键输入的可靠性(Key jitter elimination, avoid key jitter caused by signal error trigger, increase the reliability of key input)

2020-07-04 11:00:01下载

积分：1
FIFO的Verilog程序已在modelsim中编译通过并且可以通过DC进行综合...
FIFO的Verilog程序已在modelsim中编译通过并且可以通过DC进行综合-FIFO procedures have been in the Verilog in ModelSim compiler and can be passed through the integrated DC

2022-03-13 00:38:40下载

积分：1
SDRAM_DDR
SDRAM_DDR控制器verilog代码及中文说明文档。(The SDRAM_DDR controller Verilog code and documentation in chinese.)

2013-02-06 10:48:57下载

积分：1

696518资源总数
105549会员总数
12今日下载

vhdl 计数器源程序，大家看看吧 vhdl 计数器源程序，大家看看吧...

0 个回复

热门标签

热门下载