-
FPGA development board to write the Verilog code: function is from the client co...
FPGA开发板上写的Verilog代码：
功能是从电脑端发送一个字节，然后把它接收回来。
-FPGA development board to write the Verilog code: function is from the client computer sends a byte, and then receive it back.
- 2022-03-17 03:39:34下载
- 积分：1
-
Verilog 编写的IP核，512K的16位SRAM
Verilog 编写的IP核，512K的16位SRAM-Written in Verilog IP core, 512K 16-bit SRAM
- 2023-01-13 23:15:04下载
- 积分：1
-
Simple ADC of signal and LED indication
这是一个VHDL项目，用于在VIRTEX-4 xc4vsx35 FPGA板中执行接收信号的14位ADC。
- 2022-01-24 15:38:32下载
- 积分：1
-
ADS8325caiyang konfgzhi
ADS8325caiyang konfgzhi
- 2023-04-14 05:15:03下载
- 积分：1
-
很不容易找到的资料，基于VHDL的频率计设计 希望有用
很不容易找到的资料，基于VHDL的频率计设计 希望有用-Not easy to find information on the frequency meter based on the VHDL design seek to help
- 2022-04-21 13:02:06下载
- 积分：1
-
NIOS II IDE 编程， 定时器测试程序，仅供参考。
NIOS II IDE 编程， 定时器测试程序，仅供参考。-NIOS II IDE programming timer testing procedures, for information purposes only.
- 2022-06-26 06:07:20下载
- 积分：1
-
XILINX平台DDR3设计教程
从零开始的Xilinx DDR3 控制程序编写教程，利用MIS IP核通过自编逻辑实现对DDR3的读写，强烈推荐(This is a zero to start Xilinx DDR3 control program written tutorial, the use of MIS IP kernel through the self compiled logic to achieve DDR3 reading and writing, strongly recommended.)
- 2018-06-05 21:28:45下载
- 积分：1
-
dct idct 编码
输入的8X8图像数据块包括在范围从0到255的整数。在DCT计算的平均值减去128从输入数据中最小的输入数据块的冗余。核心可以计算输入数据的范围128到127以及–。然后，平均值128不减。在DCT的计算，数据可以减少到重要的信息集中到少数的DCT结果，留下剩余的系数等于零。这意味着图像的能量集中 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-03-15 14:09:44下载
- 积分：1
-
CH372
USB设备接口的驱动程序，采用verilogHDL语言编写，并包含相关说明资料(USB device driver interface, using verilogHDL language, and contains descriptive information)
- 2014-01-03 02:23:08下载
- 积分：1
-
3.3
布尔乘法器带testbench好用的工程啊(Boolean multiplier works with testbench nice ah)
- 2011-07-26 10:53:51下载
- 积分：1
