登录
首页 » Verilog » Lab12:4位移位寄存器的的设计与实现

Lab12:4位移位寄存器的的设计与实现

于 2022-08-21 发布 文件大小:545.18 kB
0 164
下载积分: 2 下载次数: 2

代码说明:

如题所属,简单实现了所需要的4位移位寄存器的功能,简单明了。实现的方式是直接用时钟控制周期,不断循环,根据最后一位的数据不断前移产生的字串系列。需要注意的是时钟的频率太高,需要很大的降频控制才能达到1秒左右的移位周期,修改时请注意。本实验作为实验系列第12个出现,更多详情敬请期待。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sp6ex5
    说明:  xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)
    2020-06-22 21:40:01下载
    积分:1
  • ripple carry adder
    这是xilix项目。它是纹波进位加法器的通用代码,其测试平台也是它们的核心。它有最小的延迟。已检查。它工作正常。
    2022-11-17 16:40:03下载
    积分:1
  • Booth算法的Verilog
    模块
    2022-05-09 04:12:07下载
    积分:1
  • MT25QL02GCBB8E0_VG12.tar
    说明:  美光MT25Q系列NOR Flash测试模型(Micron MT25Q Series NOR Flash Test Model)
    2021-01-28 21:28:36下载
    积分:1
  • PCPU设计代码
    说明:  RISC 5级流水线CPU,带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)
    2020-06-24 04:00:01下载
    积分:1
  • usbd_ucos
    说明:  基于ALINX AX7020硬件平台的USB-OTG通信程序。操作系统采用uCOS III v1.41,基本实现了双向USB2.0 块传输(Bulk Transfer)通信,zynq的PS端接收USB数据并回传至主机。经测试,主机端Window10系统采用libUSBK编程时,采用64字节的块时,传输速率可达210Mbps。zynq开发工具为Vivado2015.4,程序包中包含了全部的硬件和软件工程文档。(A USB-OTG communication project where an AX7020 platform is employed as USB device. The embeded operating system is uCOS III of version 1.41, and the FPGA toolchain is Vivado 2015.4. This project implements a full speed bidirectional USB2.0 bulk transfer. A test on Windows 10 host with libUSBK shows that the transfer speed is up to 201Mbps.)
    2020-09-09 09:38:02下载
    积分:1
  • 电压采集系统
    FPGA接AD模块通过数码管显示电压数据,将模拟信号转换成数字信号进而通过数码管实时显示电压,相当于一个简易的电压表。
    2022-06-01 05:05:07下载
    积分:1
  • ug835-vivado-tcl-commands
    说明:  Vivado是Xilinx最新的FPGA设计工具,支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比,Vivado可以说是全新设计的。无论从界面、设置、算法,还是从对使用者思路的要求,都是全新的。看在Vivado上,Tcl已经成为唯一支持的脚本,此文件是vivado是tcl命令的集合。(Vivado is Xilinx's latest FPGA design tool that supports development of FPGAs and Zynq 7000s in the 7 series and beyond. Compared with the previous ISE design suite, Vivado can be said that the new design. No matter from the interface, settings, algorithms, or from the user ideas, are new. Look at Vivado, Tcl has become the only supported script, this file is vivado tcl command collection.)
    2020-10-26 22:50:00下载
    积分:1
  • Cache verilog代码
    应用背景原创VERILOG HDL 实现数据指令CACHE的操作,LRU替换算法,包括1路组相连和2路组相连,包含ISE工程文件,亲测可用,初学者必备关键技术采用verilog语言设计的ARM cache,包含tb文件,写回策略。LRU替换算法
    2023-05-15 11:40:03下载
    积分:1
  • DE2_70_Control_Panel_v1.3.0
    DE2-70开发板中附带的控制面板,可以读取存储器中的数据,这个可以正常连接和读取,有好几版本的,有的不能用,而这个经过我亲自测试。(DE2-70 development board comes with a control panel, you can read the data in the memory, this can be properly connected and read, there are several versions, and some can not be used, and this after I personally tested.)
    2012-10-06 22:29:11下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载