-
shuzijishiqi
基于VHDL的数字计时器，手动可控正计时和倒计时(含复位键和使能键)(VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key))
- 2016-12-05 19:57:07下载
- 积分：1
-
cordic
不同角度cordic在接收端的解调
- 2023-04-02 09:10:04下载
- 积分：1
-
系统的 Verilog 设计与验证示例
ALU 设计和验证平台的但在平台与监控、 检查器、 音序器、 驱动程序和接口
- 2022-02-28 15:33:36下载
- 积分：1
-
SPI verilog 源代码
串行外设接口或 SPI 总线是一个同步串行数据链接，一个事实上的标准，由摩托罗拉命名，在全双工模式下运行
。它用于短的距离，单掌握沟通的例如在嵌入式的系统、 传感器和 SD 卡。设备在哪里主设备启动数据帧的主从
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-03-22 00:33:48下载
- 积分：1
-
Verilog编写的出租车计价程序
设计一个出租车计价器，共有三个输入，分别是启动开关、计时脉冲（25MHz）、行程脉冲（每 100 米 1 个脉冲）。 输出显示为付费金额。工作原理如下：
当启动开关闭合后，显示起车费 5 元。当行程小于 5 公里时，按照 5 元显示付费。 当超过 5 公里后， 开始按照行程增加应付车费，每公里按照 1 元计费，要求每 500 米增加 0.5 元进行加法累计，并显示应付车费总额。当出现停车等待时，按照每 2 分钟折合 1 公里计费， 要求每分钟增加 0.5 元进行加法累计，并显示应付车费总额。
- 2022-09-15 13:05:04下载
- 积分：1
-
Verilog-HDL-tutorial
verilog HDL经典的入门书籍，内容很详细，讲了许多实例，适合硬件描述语言初学者。(verilog HDL classic introductory book, the content is very detailed, spoke many instances, suitable hardware description language for beginners.)
- 2013-10-08 20:21:51下载
- 积分：1
-
32_lvds_test
说明： Xilinx 公司Spartan-6系列FPGA实现LVDS，带Modelsim仿真文件，已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
- 2020-11-30 20:59:27下载
- 积分：1
-
UART_DMA
UART_DMA的方法是使用nios实现UART方式实现DMA传输，在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
- 2020-11-03 10:39:53下载
- 积分：1
-
DE2_70_TV
de2 70 开发板的演示程序，verilog语言编写，视频输入输出(de2 70 development board demo program, verilog language written, video input and output)
- 2013-04-09 19:29:51下载
- 积分：1
-
基于FPGA按键控制VGA动态图片显示
用FPGA平台，5幅图片128*128的，存入rom中,按键控制停止和开始动画；
- 2022-05-26 03:43:04下载
- 积分：1
|
联系客服（QQ：3324461878）
