Verilog实现的gardner算法

代码说明：

Verilog实现的定时同步gardner算法，工程中包括整个定时环路的Verilog实现。主要模块包括：内插滤波器，定时误差检测器，环路滤波器和数字振荡控制器。同步是通信系统中的一个非常重要的内容，由于收、发端不在一起，要使它们能步调一致地协调工作，必须通过同步系统来保证。同步系统工作性能的好坏，很大程度上决定了通信系统的质量。