登录
首页 » Verilog » Verilog实现的gardner算法

Verilog实现的gardner算法

于 2022-08-26 发布 文件大小:8.95 kB
0 130
下载积分: 2 下载次数: 3

代码说明:

Verilog实现的定时同步gardner算法,工程中包括整个定时环路的Verilog实现。主要模块包括:内插滤波器,定时误差检测器,环路滤波器和数字振荡控制器。同步是通信系统中的一个非常重要的内容,由于收、发端不在一起,要使它们能步调一致地协调工作,必须通过同步系统来保证。同步系统工作性能的好坏,很大程度上决定了通信系统的质量。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Automatic-washing-machine-controller
    全自动洗衣机的控制器。 1.洗衣机的工作步骤为洗衣、漂洗和脱水三个过程,工作时间分别为:洗涤10秒,漂洗5秒,脱水5秒; 2.用一个按键实现洗衣程序的手动选择:A、单洗涤;B、单漂洗;C、单脱水;D、漂洗和脱水;E、洗涤、漂洗和脱水全过程; 3.用显示器件显示洗衣机的工作状态(洗衣、漂洗和脱水),并倒计时显示每个状态的工作时间,全部过程结束后,应提示使用者; 4.用一个按键实现暂停洗衣和继续洗衣的控制,暂停后继续洗衣应回到暂停之前保留的状态; (Automatic washing machine controller. 1 washing machine work steps for the laundry, rinsing and dehydration three processes, working hours are as follows: washed for 10 seconds, rinse for 5 seconds, dehydrated five seconds 2 with a button to manually select the program to achieve laundry: A, single-washing B, single rinse C, a single dehydration D, rinsing and dehydration E, washing, rinsing and dehydration the whole process 3 with a display device display the working status of washing machine (laundry, rinsing and dehydration), and each state countdown show working hours, after the whole process should prompt the user 4 laundry with a button to pause and continue control of laundry, laundry should be back after a pause pause before continuing to retain the state )
    2020-11-11 16:29:44下载
    积分:1
  • juanjima
    231卷积码的verilog实现,前面是详细的文档说明,有源程序,绝对原创!!!!(Verilog achieve 231 convolutional code, preceded by a detailed description of the document, the source, the absolute originality! ! ! !)
    2013-01-18 10:35:31下载
    积分:1
  • perl
    说明:  perl学习资料,包含一些常用的一些文档,可直接做来用于实践(perl training)
    2009-08-21 10:48:17下载
    积分:1
  • mipiTolvds
    mipi转LVDS接口, verilog代码,在lattice 芯片上使用,已验证(MIPI to LVDS interface)
    2018-07-06 20:19:54下载
    积分:1
  • serial_rs485
    说明:  rs485程序,毕业设计一部分,有需要的下载(code of rs485, part of graduation, you can download it if you need)
    2020-06-10 09:40:48下载
    积分:1
  • FPGA_four_num_code_lock
    说明:  基于EasyFPGA030的四位数字密码锁。(Based on the four-digit lock EasyFPGA030.)
    2010-04-29 15:16:29下载
    积分:1
  • FPGA_SPWM
    此代码是由FPGA产生SPWM波的代码,简单易懂(use FPGA to generate SPWM)
    2019-02-19 16:12:33下载
    积分:1
  • 基于DE2的直接数字频率合成(DDS)设计
    DDS建立在采样定理基础上,首先对需要产生的波形进行采样,将采样值量化后存入查找表,然后通过地址将数据读出,再经过 D/A得到模拟量。以输出正弦波为例,,A 是幅度,使用乘法器得到,我们主要是控制相位,即控制频率与初相。等时间间隔输出,可以视为相位是累加变化的。相位输出就是ROM 的地址信号,通过改变步长K,达到控制频率的效果。
    2022-08-06 17:33:42下载
    积分:1
  • counter2
    spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯(spartan-3e fpga vhdl counter to light led)
    2012-04-23 16:38:30下载
    积分:1
  • huxideng
    用Verilog实现的呼吸灯,用Verilog实现的呼吸灯(Verilog huxideng)
    2016-01-15 17:34:12下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载