-
基于FPGA的相位测量原理图，通过对正弦信号过零比较进入FPGA，测量相位差。可用于测量导纳等应用中。...
基于FPGA的相位测量原理图，通过对正弦信号过零比较进入FPGA，测量相位差。可用于测量导纳等应用中。
- 2022-02-28 15:01:07下载
- 积分：1
-
The VHDL source code digital clock, you can achieve at school, school grade feat...
数字钟的VHDL源程序，可以实现校时，校分等功能，并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
- 2023-02-06 10:05:04下载
- 积分：1
-
电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)
电子设计大赛作品_音频信号分析仪的FPGA源码(一等奖)-Electronic Design Competition works _ audio signal source analyzer FPGA (first prize)
- 2022-05-27 13:15:23下载
- 积分：1
-
MapCG
cpu与GPU协同计算一个同时支持GPU与CPU的MapReduce框架实现(cpu and GPU collaborative computing)
- 2014-12-04 23:06:54下载
- 积分：1
-
全加器的VHDL程序实现及仿真
全加器的VHDL程序实现及仿真-full adder VHDL simulation program and
- 2022-02-03 16:51:49下载
- 积分：1
-
Spartan-3E_Starter_Kit
Spartan® -3E 现场可编程门阵列家族是为满足对成本敏感的消费电子大量应用的需要
而特别设计的。
(Field Programmable Gate Array family needs is to meet the cost-sensitive applications, a large number of consumer electronics
Specially designed.)
- 2014-07-10 21:30:34下载
- 积分：1
-
全部通过，是我的精心设计，完全满足初学者的要求。
全部通过，是我的精心设计，完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.
- 2022-05-29 23:49:35下载
- 积分：1
-
adder32
原理图输入法制作的32位加法器。。。。。。。。(adder32)
- 2009-12-29 19:32:52下载
- 积分：1
-
VHDL电子钟的设计
（1）用HDL设计一个多功能数字钟，包含以下主要功能：精确计时，时间可以24小时制或12小时制显示；
（2）日历：显示年月日星期；
（3）能用QuartusII软件仿真；
- 2022-08-02 23:44:59下载
- 积分：1
-
vhdl
code for fft non synthesisable in xilinx ise
- 2013-09-30 13:16:13下载
- 积分：1
