-
bhas
this is a vhdl program...
- 2013-08-17 23:30:56下载
- 积分：1
-
C8051F340核心板资料包
C8051F340/1/2/3/4/5/6/7 全速 USB FLASH 微控制器(C8051F340/1/2/3/4/5/6/7 full speed USB FLASH microcontroller)
- 2017-07-24 09:41:26下载
- 积分：1
-
BCD-counter
一个2位的BCD码十进制加法计数器电路，输入为时钟信号CLK，进位
输入信号CIN，每个BCD码十进制加法计数器的输出信号为D、C、B、A和进位输出信号COUT，输入时钟信号CLK用固定时钟，进位输入信号CIN.
(A 2-bit BCD code decimal adder counter circuit input as the clock signal CLK, a carry input signal CIN, D, C, B, A, and the carry output signal COUT, each BCD code decimal adder counter' s output signal, the input clock signal CLK Fixed clock, binary input signal CIN.)
- 2020-10-28 19:29:58下载
- 积分：1
-
lanqiu24s8
篮球24s计时。计时器递减计数到零时，数码显示器显示‘0’并停止，同时发出报警信号(basketball 24 seconds)
- 2012-06-11 16:04:01下载
- 积分：1
-
Verilog DDS发生器的实现
一个从0-1MHZ的正弦DDS发生器，如果你对Verilog语言以及FPGA有兴趣的话，这个可以作为一个入门的教程。有兴趣的朋友们可以来下载，如果有什么不懂的地方可以随时请教楼主，如果代码中有什么问题的话，也可以向楼主提出改正。
- 2022-05-27 11:34:39下载
- 积分：1
-
pdf
说明： 一种基于FPGA的调频连续波方位向多通道
FMCW SAR的实时成像信号处理方法及FPGA，包
括：步骤一、计算重构矩阵；步骤二、重构方位向
多通道数据，包括：步骤2 .1、对各个通道的回波
数据沿方位向分别间隔补零，并进行方位向傅里
叶变换；步骤2 .2、将方位向傅里叶变换之后各个
通道方位向相同位置的点组合为一个向量并与
重构矩阵相乘，得到重构完成的方位向数据；(An azimuth multichannel FMCW based on FPGA
FMCW SAR real-time imaging signal processing method and FPGA, package
Including: Step 1: calculate the reconstruction matrix; step 2: reconstruct the orientation
Multichannel data, including: step 2.1, echo of each channel
The data is compensated with zero along the azimuth direction respectively, and the azimuth Fourier is carried out
Step 2.2, after the azimuth Fourier transform
The points of the same position in the channel azimuth are combined into a vector and are connected withThe reconstruction matrix is multiplied to get the reconstructed azimuth data
Step 2.3. Repeat step 2.3 for the data of different distance gates)
- 2020-02-07 19:47:41下载
- 积分：1
-
ovl_arm 开源arm
没什么可说的，SOC中经常用到，希望可以方便到大家。没什么可说的，SOC中经常用到，希望可以方便到大家。没什么可说的，SOC中经常用到，希望可以方便到大家。没什么可说的，SOC中经常用到，希望可以方便到大家。
- 2022-03-07 02:32:53下载
- 积分：1
-
dgnszsz
多功能数字钟，在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)
- 2013-09-20 10:20:31下载
- 积分：1
-
crc16CCITT
自己用verilog编写的crc16-ccitt码的产生，是并行的。(Crc16-ccitt code written in verilog generate parallel.)
- 2012-12-13 09:46:58下载
- 积分：1
-
xiawenyu-verilog-
数字系统设计的入门书，教你如何学会用verilog语言实现各种数字逻辑功能，例程经典易懂(xiawenyu verilog)
- 2012-02-18 11:40:39下载
- 积分：1
