-
开发GIS的mapinfo公司的mapx控件的开发培训文档，是不可多得的。...
开发GIS的mapinfo公司的mapx控件的开发培训文档，是不可多得的。-development of GIS MapInfo MapX control of the development of training documents is rare.
- 2022-02-21 08:05:27下载
- 积分：1
-
世界500强面试题
世界500强面试题-face the world"s top 500 questions
- 2022-07-15 09:59:18下载
- 积分：1
-
MapX培训资料,ppt格式，学习后可以迅速掌握MapX的使用。
MapX培训资料,ppt格式，学习后可以迅速掌握MapX的使用。-MapX training materials, ppt format, after learning can be quickly mastered the use MapX.
- 2023-07-15 05:15:04下载
- 积分：1
-
2014年中国程序员调查报告
2014年中国程序员调查报告 CodeForge网站最新发布了2014年第四季度《中国程序员调查报告》。报告里对程序员的年龄分布，地区分布，性别比例，使用浏览器种类，使用的编程语言等进行了调查、统计和分析。对从业人员及其他相关人员有很好的参考作用。 本调查报告所使用的数据，均来自codeforge.cn网站，集中了对全国100万程序员互联网行为的调查，分析以及投票统计。它清楚的显示出在程序员这个特殊的群体中，男性比例高达80%，女性仅占20%，他们具有明显的极客精神，喜欢使用Chrome浏览器（
- 2022-03-16 09:56:34下载
- 积分：1
-
C＋＋ builder 6.0使用大全
C＋＋ builder 6.0使用大全-C++ Builder 6.0 use Daquan
- 2022-02-11 18:54:45下载
- 积分：1
-
vc6开发宝典 第一部分 基础篇 第二部分 应用篇MFC编程 第三部分 资源和控件 第四部分 提高篇 其他自己看啊。...
vc6开发宝典 第一部分 基础篇 第二部分 应用篇MFC编程 第三部分 资源和控件 第四部分 提高篇 其他自己看啊。-vc6 development for the project the first part of the second part of chapter MFC Application Programming third part of the resources and improve controls part of the fourth chapter looks at other ah.
- 2022-11-13 01:25:06下载
- 积分：1
-
UESTC electronic information College teacher Lu Xin "Signals and Systems&qu...
电子科大电子信息学院卢昕老师〈信号与系统〉精品课程的教案-UESTC electronic information College teacher Lu Xin "Signals and Systems" course curriculum fine
- 2023-08-13 20:30:03下载
- 积分：1
-
FPGA pipelined designs on paper This work investigates the use of very deep pipe...
关于FPGA流水线设计的论文
This work investigates the use of very deep pipelines for
implementing circuits in FPGAs, where each pipeline
stage is limited to a single FPGA logic element (LE). The
architecture and VHDL design of a parameterized integer
array multiplier is presented and also an IEEE 754
compliant 32-bit floating-point multiplier. We show how to
write VHDL cells that implement such approach, and how
the array multiplier architecture was adapted. Synthesis
and simulation were performed for Altera Apex20KE
devices, although the VHDL code should be portable to
other devices. For this family, a 16 bit integer multiplier
achieves a frequency of 266MHz, while the floating point
unit reaches 235MHz, performing 235 MFLOPS in an
FPGA. Additional cells are inserted to synchronize data,
what imposes significant area penalties. This and other
considerations to apply the technique in real designs are
also addressed.-FPGA pipelined designs on paper This work invest
- 2022-11-28 12:05:03下载
- 积分：1
-
Image Processing Curvelet
图像处理中关于Curvelet的非常好的中文文献-Image Processing Curvelet
- 2022-03-06 17:20:01下载
- 积分：1
-
Oracle9i official training materials, classic classic
oracle9i官方培训教材,经典中的经典-Oracle9i official training materials, classic classic
- 2022-05-18 05:07:44下载
- 积分：1
