-
GPS基带处理的verilog代码
GPS软件接收机基带处理的verilog程序，通过解扩解调，同步等过程将中频数据转换为原始导航数据
- 2022-03-24 13:40:54下载
- 积分：1
-
bubblesort1024ram
说明： 快速冒泡排序基于FPGA实现，有测试文件以及设计图，实现1024*32位数序的多数排序，突破传统是的REG类型少数排序，利用RAM，针对RAM中的无序数的地址调换，达到排序目的，仅供学习交流(Rapid bubble sort based on FPGA, there are test documents and design drawings to achieve 1024* 32-digit sequence of the majority of sorting, breaking tradition is a REG types of minority sorting, the use of RAM, the disorder for the RAM address of the number of exchange, to sort purpose, only to learn the exchange of.)
- 2010-03-24 15:19:50下载
- 积分：1
-
FPGA_UART
说明： FPGA串口实现。
发送和接受数据功能代码(FPGA serial interface. Send and receive data function code)
- 2010-05-04 00:15:23下载
- 积分：1
-
17_walsh_128
walsh码，在CDMA系统中经常使用到的方法，在quartusII环境下实现的。(walsh code in the CDMA system, the method often used in quartusII environment to achieve.)
- 2020-07-03 09:00:02下载
- 积分：1
-
AD9747的SPI接口及寄存器配置
,
verilog语言实现的高速DACAD9747的SPI接口及寄存器配置
- 2022-06-29 16:02:30下载
- 积分：1
-
Multi_function
01 线性调频信号的卷积功能测试（匹配）
02 LFM一维距离像
03 MATLAB联合FPGA仿真输入/输出功能测试
04 解速度模糊
05 扩展目标检测(01 LFM Test function of "conv"
02 LFM Range
03 MATLAB and FPGA
04 resovle speed resolution
05 Extended moving target)
- 2013-05-03 15:53:43下载
- 积分：1
-
ad1000芯片配置及数据同步代码
MXT2021是一款双通道、 低功耗、 高性能的CMOS模数转换器。芯片 采用单电源1.9V供电，
采样精度为12位，单通道采样率为1.0GSPS，典型功耗为3.14W。 芯片采用本单位创新研制的
高速采样/保持技术、高速模数信号转换技术及自动校准技术，保证器件的高速度和高动态特
性。 为方便PCB板设计和后级FPGA/ASIC数据采集， MXT2021提供可通过SPI编程配置的LVDS
接口。
- 2022-01-26 06:14:15下载
- 积分：1
-
VGA的verilog实现
VGA的verilog实现，通过宏控制输出格式，兼容altera的avalon总线。
- 2022-09-15 09:55:02下载
- 积分：1
-
pidd
verilog实现增量式PID算法，实测可用，带modelsim仿真(PID algorithm by verilog)
- 2017-10-20 19:26:34下载
- 积分：1
-
2bit_ecc
基于BCH码的ECC纠错算法，可纠错2位错误码，供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
- 2021-01-26 11:08:36下载
- 积分：1
