登录
首页 » Verilog » 基于FPGA的lcd1202驱动

基于FPGA的lcd1202驱动

于 2022-09-13 发布 文件大小:4.10 MB
0 131
下载积分: 2 下载次数: 1

代码说明:

总4个模块。lcd_test顶层调用矩阵和lcd_1602,lcd_diver是写时序,lcd_ctrl是初始化及用户模式(即正常工作状态:发指令;数据和位置)。key_board矩阵驱动,已经过版级验证即按相应按键能在lcd上显示。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • project_first
    basys3的数字钟,可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)
    2019-06-18 10:37:53下载
    积分:1
  • 编码器信号转换程序
    编码器信号的转换,用于控制打印机,UV平板打印机的喷头驱动输出信号,控制Y轴移动,需要将信号转换为运动控制器识别的信号才可以控制其运动。
    2022-10-20 19:55:03下载
    积分:1
  • 15-04-0218-01-004a-ieee802-15-4-mac-overview
    THE IMPLENTATION OF THE MAC PROTOCOL USING THE FPGA ALTERA 3
    2013-04-18 20:04:49下载
    积分:1
  • FPGA编程:基于Verilog实现的计时器
    功能说明:实现倒计时、按键可实现暂停/继续、时间设置、清零 附加说明:倒计时到零时,蜂鸣并闪烁;暂停时,时间分隔符闪烁;设置时,当前设置位闪烁。  按键说明  非设置状态:      数字显示不为0时,按enter键在计时与暂停状态进行切换,长按秒进入设置状态,长按5秒清零并进入暂停状态;  全为零时按enter键进入设置状态;  设置状态:      按enter进入计时状态  长按一秒置零  长按5秒置零并进入暂停状态   
    2022-03-29 03:59:56下载
    积分:1
  • P4 (3)
    支持{addu、subu、lui、ori、jal、jr、lw、sw、nop}指令集的单周期CPU,verilog硬件描述语言实现(Support {addu, subu, lui, ori, jal, jr, lw, sw, nop} instruction set of one-cycle CPU, Verilog hardware description language implementation)
    2018-12-02 17:22:40下载
    积分:1
  • UART 完整
    复制去Google翻译翻译结果
    2022-03-12 20:17:34下载
    积分:1
  • 网络 UDP协议,支持ML605开发板,
    利用ISE本身的IP核,实现GMII的网络传输,在ML605开发板上调试过,可以跑,有兴趣的可以看看,相互学习嘛
    2022-11-29 23:45:04下载
    积分:1
  • testbench
    说明:  altera 最新的CYCLONE IV的pci-e核的testbench,VHDL源程序。(altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.)
    2010-04-22 10:20:24下载
    积分:1
  • 基于FPGA的国密算法SM3实现
    本模块是基于FPGA实现的国密哈希算法SM3,采用verilog语言进行编程。
    2023-05-15 06:00:03下载
    积分:1
  • 16QAM
    说明:  在quartus上运行16QAM仿真,实现在modelsim上的波形仿真(Running 16QAM simulation on quartus)
    2020-04-27 18:24:11下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载