登录
首页 » Verilog » 代码可以实现HDLC协议,替代PT7A6525芯片功能

代码可以实现HDLC协议,替代PT7A6525芯片功能

于 2022-09-22 发布 文件大小:22.13 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

代码由Verilog语言编写,可以实现HDLC协议,主要由发送模块、接收模块和cpu接口三个大模块组成,可以替代集成芯片PT7A6525。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Memory Slave
    &此程序用于读取和写入计算机内存。内存从机使用verilog编程语言。它可以通过ISE Design Suite 14.2(Xilinx)运行
    2022-03-21 02:40:44下载
    积分:1
  • ovl_arm 开源arm
    没什么可说的,SOC中经常用到,希望可以方便到大家。没什么可说的,SOC中经常用到,希望可以方便到大家。没什么可说的,SOC中经常用到,希望可以方便到大家。没什么可说的,SOC中经常用到,希望可以方便到大家。
    2022-03-07 02:32:53下载
    积分:1
  • TimeQuest就一定要搞定
    时序约束方面的经典文章,适合学习FPGA的初学者(A classic article on timing constraints, suitable for beginners to learn FPGA)
    2018-02-28 11:08:32下载
    积分:1
  • Noc
    credit base network on chip(network on chip (noc))
    2020-06-19 11:40:02下载
    积分:1
  • weitb
    在数字通信中,通常直接从接收到的数字信号中提取位同步信号,这种直接法按其提取同步信号的方式,大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法,本设计方案就是基于锁相环的位同步提取方法,能够比较快速地提取位同步时钟,并且设计简单,方便修改参数。采用Quartus II设计软件对系统进行了仿真试验,并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。(In digital communication, usually from receiving directly in digital signal extracted a synchronized signal, the direct method according to the extraction synchronized signal way, can be roughly divided into filtering method and phase lock method. Phase lock method is using of phase locked loop to extract a synchronized signal method, the design scheme is based on phase locked loop of a synchronous extraction method and can be quickly extract a synchronous clock, and design simple, convenient modification parameter. The Quartus II design software of the system, and the simulation test Altera Cyclone II FPGA chip to achieve Ep2c5 series.)
    2020-12-01 10:39:28下载
    积分:1
  • FPGA 乒乓球
    此代码基于cyclone III开发。通过一排LED充当乒乓球,模拟打乒乓的游戏
    2022-01-28 08:38:44下载
    积分:1
  • shudianshiyan
    数字电路与逻辑设计实验编程,包含多功能电子钟程序,实用,简易(Digital circuits and logic design experiments programming, including multi-function electronic clock procedures, practical, simple)
    2011-07-07 08:52:13下载
    积分:1
  • tb_axi4
    介绍如何使用vivado来调用和封装IP核,测试AXI4总线的三种功能协议。(It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.)
    2020-07-03 08:40:01下载
    积分:1
  • DDSa
    程序是完整的一个数字下变频器的一个Verilog程序,经测试可以使用,欢迎下载(Program is a complete Verilog program a digital down converter, tested can be used, please download)
    2016-05-23 22:11:25下载
    积分:1
  • S05_example_Network
    说明:  vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)
    2020-06-17 11:40:02下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载