登录
首页 » Verilog » 数字频率合成原理

数字频率合成原理

于 2022-09-27 发布 文件大小:25.67 MB
0 110
下载积分: 2 下载次数: 1

代码说明:

就是生成原始波形数据,设计Verilog代码,把数据加载到初始ram中,再调用数据进行仿真,仿真实现波形还原,和进行合成之类。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • nan
    液晶显示屏显示汉字“年”的驱动程序VHDL(nian VHDL)
    2012-04-28 15:57:46下载
    积分:1
  • 向上和向下计数器在不同的机制
    我重视基本的向上和向下计数器。这不是基本up_down counter.this编码方法不同有关。
    2022-03-03 01:29:14下载
    积分:1
  • SPI_slave代码,已经实用!
    SPI_slave代码,地址长度可设1~3字节,时钟可以运行到20MHz以上,已经在项目里使用,有需要的可以再根据自己的要求修改!!!!
    2022-10-15 13:00:02下载
    积分:1
  • AES(Rijndael)IP核的Verilog代码
    应用背景16字节的块大小16字节的密钥大小单独的密码(加密)块单独的倒密码(解密)块注册密钥扩展模块verilog写的关键技术简单的AES(Rijndael)IP核。我曾试图平衡这一实施,并权衡规模和性能。目标是要能够以低成本Xilinx的Spartan系列FPGA还能够尽可能的快。正如一个可以从下面的实施结果来看,这个目标已经实现!不同的关键尺寸本标准其他实现(192 &;256位)和性能属性(如全流水线的超高速版)市售asics.ws。尽管没有官方的测试已经完成,我们认为这个核心是完全符合FIPS-197(PDF)。更多信息见核心文档;
    2022-01-22 15:48:20下载
    积分:1
  • SD卡控制器verilog
    sd卡读写,仿真模型,testbanch测试文件(sdcard read write and sdcard model)
    2021-04-21 16:28:49下载
    积分:1
  • UART
    Task4 for learning verilog
    2019-05-28 12:31:15下载
    积分:1
  • bt656_decode
    说明:  将嵌入式BT656格式数据解码出带行场同步信号的YCbCr422格式数据(Decoding Embedded BT656 Format Data to YCbCr422 Format Data with Field Synchronization Signa)
    2021-01-28 10:38:35下载
    积分:1
  • 8.8-URAT-VHDL
    URAT VHDL程序与仿真 URAT the VHDL program and Simulation (URAT the VHDL program and Simulation )
    2012-04-09 20:53:45下载
    积分:1
  • SDRAM
    说明:  SDRAM的驱动程序,主要是对SDRAM各类状态进行驱动,有刷新模块、读、写模块等。(The driver of SDRAM mainly drives various states of SDRAM, including refresh module, read and write module.)
    2020-06-23 01:40:02下载
    积分:1
  • 使用fpga基于积分分离的pid算法进行温控的程序
    使用fpga基于积分分离的pid算法进行温控的程序,经实验证明很稳定-Fpga points based on the use of separate pid process temperature control algorithm, the experiment proved to be stable
    2022-03-22 01:32:19下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载