登录
首页 » VHDL » verilog中调用门级电路的实验程序,实现了门级舰模

verilog中调用门级电路的实验程序,实现了门级舰模

于 2022-10-03 发布 文件大小:166.28 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

verilog中调用门级电路的实验程序,实现了门级舰模-call Verilog gate-level circuit of the experimental procedures, to achieve a gate-level ship-mode

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LDPC.DIFFERENT-CODE-LONGTH
    LDPC码不同码长对比。码率选择1/2.码长分别为256,512,1024.(LDPC codes of different code length contrast. Bitrate select 1/2 yards long were 256,512,1024.)
    2012-11-22 10:53:04下载
    积分:1
  • dds_vhdl
    DDS的VHDL程序,相当好,值得下载,共享才是王道(DDS, VHDL program is quite good, worth downloading, sharing is king)
    2012-06-03 22:52:55下载
    积分:1
  • 本文介绍了一种使用4蝴蝶(米,氮)的根元素
    本文提出了一种使用4根元素蝶形(m,n)计数器来降低硬件复杂度、延迟、功耗的传统加法器的使用方法。并针对FFT算法提出了一种改进的换向器,利用流水线传输实现了连续输入数据与信息的结合,减少了内存需求。
    2022-02-26 11:28:23下载
    积分:1
  • SPWM_FPGA
    用FPGA实现SPWM波输出,其中包含三角波和正弦波(With the FPGA realization of SPWM wave output, including triangle wave and sine wave )
    2015-04-19 11:24:18下载
    积分:1
  • xiaomi
    新版 小米抢购器 -源码 已经测试,代码很有用,已经抢了好几个小米3了,希望对大家有用(The new millet to snap up- source Have test, the code is useful, has robbed several millet 3, hope useful for everyone)
    2014-01-08 18:26:40下载
    积分:1
  • sig_detect
    使用信号功率计算,检测信号是否到达。从而控制后续模块,以减小系统功耗。(Signal power calculation, the detection signal to reach. To control follow-up modules to reduce system power consumption.)
    2012-08-08 15:30:13下载
    积分:1
  • DE2_NIOS_HOST_MOUSE_VGA
    基于nios的vga显示实验,自制的ip核。可以按照自己的需求改写ip(Nios to vga display ip nuclear experiments, homemade. Can be rewritten in accordance with their own needs ip)
    2021-04-11 11:58:58下载
    积分:1
  • Waveform-generation-program
    基于VHDL语言的波形发生器编程设计,能够实现常用波形的产生。(Waveform generator design based on VHDL programming, to achieve common waveform generated.)
    2014-05-05 16:50:23下载
    积分:1
  • verilog实现ALU的源代码,并提供了详细的测试平台!
    verilog实现ALU的源代码,并提供了一个详细的测试平台!-achieve ALU Verilog source code, and provide a detailed test platform!
    2022-03-15 13:01:46下载
    积分:1
  • DDR_SDRAM_verilog
    说明:  DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的(DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good)
    2021-03-13 16:39:24下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载