-
verilog 入门概述 新手学习资料
verilog 入门概述 新手学习资料-Getting Started with an overview of novice learning materials verilog
- 2022-03-09 23:40:45下载
- 积分：1
-
s3ask_ddr2
DDR2-400样例源代码，用于Xilinx Spartan 3A/3AN Starter Kit(DDR2-400 sample source code for Xilinx Spartan 3A/3AN Starter Kit)
- 2009-10-14 11:58:36下载
- 积分：1
-
8位7段LED显示源码，扫描显示，稳定高效
8位7段LED显示源码，扫描显示，稳定高效-seven of the eight LED source, scanning, stable and efficient
- 2022-02-15 21:05:29下载
- 积分：1
-
基于FPGA的电子时钟设计
具体设计内容计时功能：电子表的基本功能，要求用LCD显示，显示格式是时、分、秒；校时功能：用户可以更改当前时间。设置闹钟时间：用户可以设置闹钟时间，其操作过程与校时过程一样；整点报时开关：整点报时可以由用户设定为开启或关闭两种状态，当整点报时开启时，电子表会在整点时发出1秒的闹铃声（在UP3的板上用一个LED表示）；闹钟功能开关：闹钟由用户设定为开启或关闭，当闹钟开关开启时，如果当前时间与设置的闹钟时间一致，发出长达10秒的闹铃声；
- 2022-11-29 04:25:04下载
- 积分：1
-
HUAWEI_FPGA
华为内部资料，华为FPGA全套资料，包括华为的专利设计(Internal information Huawei Huawei FPGA complete information, including Huawei' s patented design)
- 2020-12-21 18:19:08下载
- 积分：1
-
RS_5_3_CODEC
完成RS（5，3）编码程序，运用Verilog语言。(Complete the RS (5,3) coding process, the use of Verilog language.)
- 2010-05-25 21:21:34下载
- 积分：1
-
一篇关于FIFO设计以及FPGA设计的文章
一篇关于FIFO设计以及FPGA设计的文章-FIFO 1 on the design and FPGA design article
- 2022-11-02 11:35:03下载
- 积分：1
-
segment
This source is used to control 7 segments on FPGA boad
- 2014-11-10 13:33:13下载
- 积分：1
-
基于sopc的IIC总线设计完整设计sopcIIC
该例子是基于sopc的IIC总线设计完整设计，分为硬件和软件部分，软件部分是用c语言编写的。该项目是个以完成的项目，据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。
(This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is written in c language. The project is to complete the project, according to the reference and a higher economic value. The example is a project originally done. The whole project is in the Quartus II 7.0 and the nios IDE development environment.)
- 2020-07-12 00:58:53下载
- 积分：1
-
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)
- 2013-09-30 09:51:04下载
- 积分：1
