登录
首页 » Verilog » kc705 sdi demo

kc705 sdi demo

于 2022-10-08 发布 文件大小:5.66 kB
0 110
下载积分: 2 下载次数: 1

代码说明:

使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Buffer-DAQ
    基于研华采集卡的FIFO双缓存区高速数据采集(FIFO DAQ)
    2015-01-11 19:09:49下载
    积分:1
  • 16bit-Mulitiplier-Verilog-procedure
    这是一个16位乘法器Verilog程序,包括有符号位和无符号位乘法器(This is a 16-bit multiplier Verilog program, including the sign bit and no sign bit multiplier)
    2012-12-25 11:33:48下载
    积分:1
  • ADPCM
    说明:  APPCM算法和AD/DA芯片驱动在CPLD中的实现,已在实际硬件中测试OK,quartus2环境(APPCM algorithm and AD/DA chip in the drive to achieve in the CPLD has been tested in actual hardware OK, quartus2 environment)
    2009-08-22 10:07:03下载
    积分:1
  • 429recive
    实现FPGA接收429板卡发送的信号,并根据数据最后两位点亮相应的LED。(FPGA to achieve the 429 board to receive the signal sent, and according to the data of the last two of the corresponding LED.)
    2015-11-26 11:18:19下载
    积分:1
  • BmpDecoder
    适用于Altera FPGA Nios II平台uClinux OpenCV之BmpDecoder的源码(Souce code of BmpDecoder for Altera FPGA Nios II uClinux OpenCV)
    2011-02-11 16:43:45下载
    积分:1
  • quartus-mult
    mult,在quartusII中,以模块输入形式,仿真乘法器mult,得到时序图和功能图(a simulation example of mult)
    2012-10-17 14:22:11下载
    积分:1
  • 曼彻斯特编码和解码
    它包含了曼彻斯特编码和解码的Verilog文件。它解释了曼彻斯特编码方案和解码方案的基本原则1553总线结构。它给人的主意,还写Verilog代码
    2022-04-16 20:33:22下载
    积分:1
  • dac7512
    实现A/D转换,给定输入,观察输出电压,VHDL程序。(Implement A/D conversion,Given input, observe the output voltage, VHDL program.)
    2016-04-21 16:05:49下载
    积分:1
  • cycle_measure
    测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)
    2013-08-29 16:09:17下载
    积分:1
  • my
    说明:  64位数据的CRC-32校验的,Verilog实现,算法并行优化(64-bit data CRC-32 checksum, Verilog implementation of a parallel optimization algorithm)
    2011-09-17 19:36:16下载
    积分:1
  • 696518资源总数
  • 105563会员总数
  • 11今日下载