-
DongHo
design a clock using KIT DE1
- 2014-09-19 04:46:23下载
- 积分：1
-
dfilpflop in behavioural
我们在vcs synopsys tools中设计了d触发器，代码是以行为模式编写的；
- 2022-01-25 21:37:57下载
- 积分：1
-
设计 verilog 蓝牙模块
蓝牙是一种标准协议的设备 （如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP，开源免费蓝牙基带控制器和高层次软件栈
- 2022-01-21 00:55:09下载
- 积分：1
-
nan
液晶显示屏显示汉字“年”的驱动程序VHDL(nian VHDL)
- 2012-04-28 15:57:46下载
- 积分：1
-
synthesis-bandstop-filters
本例介绍直接合成带阻滤波器的方法，n阶滤波器能实现n个传输零点(A direct synthesis technique of a new class of bandstop
coupled resonator elliptic filters is presented. Two different
coupling schemes, which both include source–load coupling are
used. The first coupling and routing scheme is the standard folded
structure used in implementing bandpass elliptic filters with
transmission zeros using resonators.)
- 2013-03-12 18:19:01下载
- 积分：1
-
my_booth_mp
booth algotihm verilog design and test
- 2016-06-14 16:02:10下载
- 积分：1
-
verilogCRC32
32位bit输入的CRC32校验，verilog的代码，以及modelsim的testbench代码(The encode of CRC32 with 32bit-inputs based on verilog, and according encode of testbench)
- 2012-03-07 10:22:58下载
- 积分：1
-
1920*1080的VGA驱动模块设计
作为一种古老的接口，支持的分辨率远高于HDMI和DVI，1920分辨率根本不在话下，本设计在QUARTUS下设计，编译，加载运行通过效果良好。
- 2023-02-28 11:15:04下载
- 积分：1
-
Verilog code gen
根据配置生成verilog module
可用于生成模块顶层接口，寄存器接口；
集成若干个模块；
生成模块简单testbench；
- 2022-10-30 07:25:03下载
- 积分：1
-
dspafpga
dsp与fpga通信的verilog程序，强烈推荐欢迎参考(dsp and fpga verilog communication program, it is strongly recommended to welcome reference)
- 2020-12-04 15:59:23下载
- 积分：1
