登录
首页 » Verilog » kc705 sdi demo

kc705 sdi demo

于 2022-10-08 发布 文件大小:5.66 kB
0 119
下载积分: 2 下载次数: 1

代码说明:

使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AD9914原理图和gerber以及BOM表
    说明:  DDS VHDL include everything of dds AD9914
    2019-06-03 09:40:52下载
    积分:1
  • timblogiw
    timblogiw.c timberdale FPGA LogiWin Video In driver.
    2015-04-21 10:34:21下载
    积分:1
  • apb-uart
    apb—uart模块,实现中断处理和异步收发数据并处理(APB - UART module, interrupting processing and asynchronous receiving and receiving data and processing)
    2020-11-06 14:19:52下载
    积分:1
  • JTAG
    边界扫描技术相关资料,含各个模块的介绍。很有参考价值。(JTAG TAG CONTROLLER)
    2016-02-24 19:10:03下载
    积分:1
  • jiaotongdeng
    运用VHDL语言编写的交通灯实现程序,能模拟十字路口的交通灯控制(VHDL language using traffic lights to achieve program can simulate the traffic light controlled crossroads)
    2011-06-06 16:26:55下载
    积分:1
  • shengyinchuli
    通过matlab对于声音进行处理,实现FFT,均值,方差,中值滤波,自相关分析,白噪声等处理(Matlab sound processing, FFT, mean, variance, median filtering, autocorrelation analysis, white noise and processing)
    2021-03-01 22:29:34下载
    积分:1
  • mips 单周期CPU
    自己写的一个单周期基于FPGA mips CPU,实现了一些基本的汇编指令操作。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-11-20 20:35:03下载
    积分:1
  • 卷积编码器217conv(171,133)
    卷积编码器217,已验证,    conv(171,133)  x1=1+d+d^2+d^3+d^6  x2=~(1+d^2+d^3+d^5+d^6)
    2022-03-24 06:03:28下载
    积分:1
  • LCD1602 verilog
    LCD1602显示源码,verilog编写,已在版上测试过!可输入字符串显示!!!!!!!!
    2022-07-13 15:52:45下载
    积分:1
  • electrical lock
    一个用Verilog写的电子锁工程,带testbench。(An electronic lock project written in Verilog with testbench.)
    2020-06-30 05:00:01下载
    积分:1
  • 696518资源总数
  • 105922会员总数
  • 10今日下载