-
各大IT、软件、硬件公司薪资
本文档内容是各大公司的薪资，各位可以了解一下，绝对真实，具体到个位数。
- 2023-04-05 21:30:03下载
- 积分：1
-
使用DA FIR滤波器
在此，我设计了一个高面积效率事半功倍，少FIR 滤波器呈现。分布式运算（DA），已被用于 实施的一般版本的不对称位串行方案 FIR滤波器，以4输入的最佳优点基于LUT的 FPGA的结构。此外，我们还推出了 修改在累加器阶段，实现进一步的节约。 所提出的滤波器的设计和与Altera合成 的Quartus II，并实施了的Stratix FPGA器件上。我们的研究结果 相较于以前的LUTless秀降低面积要求 DA架构。
- 2023-01-17 04:05:04下载
- 积分：1
-
ddsProm
dds 频率可控，32位 输出为12位 已含有.hex文件，直接装载致ROM即可~(dds frequency-controlled, 32-bit output is 12 already contains. hex file can be loaded directly caused ROM ~)
- 2013-06-13 10:07:16下载
- 积分：1
-
ripple carry adder
这是xilix项目。它是纹波进位加法器的通用代码，其测试平台也是它们的核心。它有最小的延迟。已检查。它工作正常。
- 2022-11-17 16:40:03下载
- 积分：1
-
ran_num_generator.tar
vhdl random numbergenerater
- 2013-04-10 16:31:28下载
- 积分：1
-
mmuart
简单uart，verilog语言编写，已经经过测试，有需要的可以看看(Simple uart, Verilog language, has been tested, you can see if you need it)
- 2020-06-23 20:00:01下载
- 积分：1
-
VC707_MIG_DDR3
说明： VC707_MIG_DDR3.sim文件夹中是仿真的文件：testbench和DDR3模型参数
VC707_MIG_DDR3.srcs文件夹中是源文件，包含DDR3的控制、收发模块、顶层文件(VC707_ MIG_ In ddr3.sim folder are simulation files: testbench and DDR3 model parameters
VC707_ MIG_ Ddr3.srcs folder is the source file, including DDR3 control, transceiver module, top-level file)
- 2020-10-16 19:20:53下载
- 积分：1
-
COSTAS_LOOP
用verilog编写的科斯塔斯环，希望有帮助(Costas loop written in verilog helpful)
- 2012-10-31 23:01:23下载
- 积分：1
-
jjiaotongdeng
实现fpga上交通灯的设计，可以在开发板上实现红绿灯(Design of traffic lights on FPGA)
- 2018-08-28 16:42:27下载
- 积分：1
-
Tym605V2Demo
FPGA（赛灵思）试验箱 实验程序 有Audio,Buzzer,key,ledarray,ledseg.......(FPGA（赛灵思）试验箱 实验程序Audio,Buzzer,key,ledarray,ledseg)
- 2012-02-11 21:09:19下载
- 积分：1
