-
crc16-CCITT
crc-16的编码，使用的多项式是G(x)=x^16+x^12+x^5+1(generator polynomial of degree 16:
G(X)=x^16+x^12+x^5+1)
- 2012-12-07 13:55:21下载
- 积分：1
-
verilog实现自动售货机
能实现输入0.5 1 5块钱的累加，然后对应购买的商品价格进行比较，显示找的钱数或错误灯(MY English is very good)
- 2019-01-09 13:35:02下载
- 积分：1
-
at96
isa总线接口，可以实现与isa总线 的IO和MEMERY接口(isa bus interface can be achieved with the isa bus IO interfaces and MEMERY)
- 2008-05-15 20:36:51下载
- 积分：1
-
基于FPGA的13位Barker码的实现
资源描述基于FPGA的13位Barker码的实现,用Verilog语言编写相关器，利用FPGA实现13位Barker码相关器，并对其用Modelsim仿真。
- 2022-05-08 17:15:54下载
- 积分：1
-
可以在Verilog HDL及其测试代码协议实现
本控制器与博世参考模型测试
- 2022-11-08 00:20:03下载
- 积分：1
-
hang_us14
Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.
- 2020-08-25 20:58:14下载
- 积分：1
-
用verilog通用移位regisister
资源描述数字应用的移动值可用于FPGA
- 2022-01-21 23:12:04下载
- 积分：1
-
add(FLP)
一个32位元的浮点数加法器，可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)
- 2021-04-06 18:19:02下载
- 积分：1
-
20190717 - Copy
说明： this describes building spi block on verilog hdl and programming them on an fpga device
- 2020-06-21 21:40:02下载
- 积分：1
-
五子棋verilog
资源描述五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog五子棋verilog
- 2022-04-08 19:23:01下载
- 积分：1
