登录
首页 » Verilog » 格雷码转二进制的Verilog程序

格雷码转二进制的Verilog程序

于 2022-10-16 发布 文件大小:1.67 kB
0 195
下载积分: 2 下载次数: 1

代码说明:

资源描述该代码通过采用Verilog语言中的for循环语句实现了格雷码转二进制代码的功能,不同于网上的代码是该代码进行了修正,通过了ModelSim仿真完全正确,可以用来作为for循环语句的学习

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 16ChannelDeserializer
    LVDS De-serialization
    2019-06-20 14:53:25下载
    积分:1
  • FIFO
    fifo异步串口收发程序 FPGA程序(fifo asynchronous serial transceiver)
    2014-05-07 21:28:49下载
    积分:1
  • top-dac
    Control with DAC conversion
    2011-11-13 19:06:22下载
    积分:1
  • AT91SAM9261-BasicLCD-IAR4_30A-1_1
    GPS 导航器TFT 驱动源程序。主CPU为ATmel的AT91sam9261(ARM926的内核)(TFT GPS navigation device driver source code. CPU for the AT91sam9261 ATmel (ARM926 the kernel))
    2007-01-03 14:14:48下载
    积分:1
  • can总线
    说明:  SJA1000的ip核和相关测试脚本,OPENCORES 下载(SJA1000 IP downloads from opencores)
    2019-11-15 10:07:14下载
    积分:1
  • CME3000FPGADevelopment-
    针对京微雅阁的CME300 FPGA教程,里面有几个例程,并附有源代码,初学者可尽快入门。(For Beijing micro Accord CME300 FPGA tutorial, there are a few routines, with source code, beginners can start as soon as possible.)
    2013-08-19 18:01:21下载
    积分:1
  • 3780点FFT/IFFT的实现代码,已经在硬件上验证同过了
    这是实现一个关于dmbt 3780点的fft 的算法的verilog code,该代码已经完成了硬件验证,为了捞点分,我把箱底的东东拿出来给大家分享了,希望对正在做这方面的同志提供一点帮助,唉
    2022-01-26 08:00:37下载
    积分:1
  • 基于FPGA的任意波形发生器
    说明:  基于FPGA的任意波形发生器DDS,verilog编写,正常使用(Arbitrary waveform generator DDS based on FPGA)
    2020-06-09 15:24:11下载
    积分:1
  • CPUver2
    这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。( 翻译关闭即时翻译 英语 中文 德语 检测语言 中文(简体) 英语 日语 这是一个有关单周期CPU设计的一个参考,里面顶层模块已经写好,而其他模块的内容则是以注释的形式存在,如果要跑这个代码的话,把include的那些代码注释掉然后再将各个模块被注释的代码取消注释即可。 This is a reference about a single cycle CPU design, top-level module which has been written, and the contents of the other modules exist in the form of comments, if run this code, those codes include the commented out and then each module is uncommented to commented code.)
    2016-05-15 15:59:07下载
    积分:1
  • MP3-coder
    In this design, it is assumed that a buffer sized as 1024x8 bits provides main data including scale factors and Huffman code bits to Huffman decoder. Also, it is assumed that a memory with 1024x8 bits is ready for each component to write or read the output or input 576 frequency lines.(This folder contains three directories: Huffman, IMDCT and Filterbank, each of them includes all the VHDL source codes of the component.)
    2013-08-06 15:40:24下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载