登录
首页 » VHDL » 页面置换算法中的三种算法相关程序代码 FIFO LUR OPT

页面置换算法中的三种算法相关程序代码 FIFO LUR OPT

于 2022-10-19 发布 文件大小:1.49 kB
0 106
下载积分: 2 下载次数: 1

代码说明:

页面置换算法中的三种算法相关程序代码 FIFO LUR OPT-yemianzhihuansuanfa

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DS1302
    基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。(DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.)
    2014-06-26 15:53:06下载
    积分:1
  • VGA图象显示控制器设计,实现在VGA显示器上显示图象.
    VGA图象显示控制器设计,实现在VGA显示器上显示图象.-VGA image display controller designed to achieve the VGA display shows images.
    2022-03-21 07:20:30下载
    积分:1
  • 一款8位Turbo
    一款8位Turbo-51的CPU软核的设计-An 8 Turbo-51" s soft-core CPU design ....
    2022-02-25 13:52:11下载
    积分:1
  • 分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序 FRFT Ozaktas
    这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序,FPGA是Xilinx的virtecx-5,这是我在做毕业设计的时候自己编写的,希望能对你有帮助!(This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate design time I have written, I hope you can help!)
    2021-03-12 10:49:25下载
    积分:1
  • pid_controler_latest.tar
    PID控制器的verilog实现,做闭环控制器的人可以参考(PID controller verilog implementation of closed-loop controller may make reference to)
    2010-10-23 17:09:15下载
    积分:1
  • performance with rayleigh
    说明:  matlab bpsk with rayleigh performance expirement
    2020-06-24 21:40:01下载
    积分:1
  • 8位十进制频率计,通过验证,目标芯片EPF10KLC84
    8位十进制频率计,通过验证,目标芯片EPF10KLC84-4-8 decimal Cymometer through authentication, the target chip EPF10KLC84-4
    2022-07-15 16:44:52下载
    积分:1
  • costas
    costas的verilog程序,包含乘法器,DDS,鉴相器,环路滤波器等模块(costas the verilog program, including multipliers, DDS, phase detector, loop filter modules)
    2011-08-19 10:20:53下载
    积分:1
  • 使用Virtex-5 FPGA高级加密标准算法的高效实现
    应用背景在本文中,一个高性能和高度优化Rijndael AES算法的硬件实现了设计并实现Xilinx Virtex-5 xc5vlx50FPGA器件。设计采用模块化利用VHDL语言的方法。设计工作正确如图所示。这个所提出的设计的性能进行评估的基础上吞吐量和面积。我们的设计利用了速度339.087兆赫,这意味着吞吐量4.34用399片Virtex-5 FPGA面积Gbps。关键技术本文提出了一种有效的Rijndael算法的硬件实现高级加密标准(AES)加密算法采用最先进的现场可编程门阵列(FPGA)。在非常高速集成电路设计的设计硬件描述语言(VHDL)。时序仿真进行验证所设计的电路的功能。性能评估也做了吞吐量和区域。在国家的最先进的Xilinx Virtex-5实现设计(xc5vlx50ffg676-3)FPGA实现吞吐量4.34千兆位/秒,总共使用了399片。
    2022-02-20 11:10:20下载
    积分:1
  • SD_W_R
    SD卡读写源代码.用Verilog编写.很不错.值得借鉴.特别对SD卡开发的人员!(SD card reader-writer source code. Prepared to use Verilog. Is pretty good. Be used for reference. In particular, the development of personnel SD card!)
    2020-12-27 22:09:03下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载