-
ahb_sramc_vtb
ahb总线Verilog代码及Verilog仿真文件(ahb bus Verilog code and Verilog simulation code)
- 2020-08-25 20:48:15下载
- 积分：1
-
ATAN_CORDIC
使用cordic算法，基于verilog实现的atan功能，经过仿真验证，适宜工程使用。(ATAN,implemented with cordic.)
- 2018-09-26 11:19:50下载
- 积分：1
-
先进的高性能总线协议
AHB 建兴协议先进的单片机总线体系结构 （AMBA） 用作系统上芯片 （SoC） 设计的片上总线。自成立以来，AMBA 的范围已经远远超出微控制器设备与现在广泛应用于 ASIC 范围和 SoC 部分包括应用程序处理器在现代便携式移动设备中使用 likesmartphones。AMBA 是 [1] 的手臂有限公司的注册的商标，是一个开放的标准，片上互连线的连接和系统在芯片 (SoC) 中的功能块管理规范。它促进权利首次开发的多处理器设计，控制器和外围设备的数目很大。AMBA 介绍了 ARM 公司于 1996 年。第一次的 AMBA 总线是先进的系统总线 （ASB） 和先进的外设总线 （APB）。在其第二版，AMBA 2 手臂添加 AMBA 高性能总线 （AHB），是一种单一的时钟边沿协议。2003 年，ARM 推出第三代，AMBA 3，包括 AXI 达到甚至更高性能互连和高级跟踪总线 (ATB) 作为 CoreSight 片上调试和跟踪解决方案的一部分。在 2010 年的 AMBA 4 规格介绍了入手 AMBA 4 AXI4，然后在 2011 年 [2] 扩展系统广泛凝聚与 AMBA 4 ACE。在 2013 年 [3] 的 AMBA 5 志 （相干集线器接口） 规范介绍了，与重新设计的高速传输层和功能，旨在减少交通拥堵。
- 2022-03-22 23:53:05下载
- 积分：1
-
fir4btp
4tap FIR filter in verilog code
- 2014-01-13 22:30:58下载
- 积分：1
-
dpll
数字锁相环 dpll的 编译通过,使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法(Digital phase-locked loop dpll compiler through the use of verilog HDL language on the phase-locked loop FPGA-based digital system design, as well as its performance analysis and computer simulation of specific methods)
- 2017-04-04 23:13:28下载
- 积分：1
-
shuzihongdianlu
数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
- 2013-08-18 14:49:14下载
- 积分：1
-
e1framerdeframer
E1成帧器和解帧器的FPGA实现源码，测试可用(E1 Framer deframer)
- 2012-12-07 12:10:06下载
- 积分：1
-
sdram-source
SDR SDRAM 控制器的源代码 altera公司的(source code from altera)
- 2010-06-09 19:35:03下载
- 积分：1
-
硬件仿真
说明： 基于FPGA的QPSK系统仿真及验证，硬件部分。(Simulation and verification of QPSK system based on FPGA)
- 2021-02-06 16:21:17下载
- 积分：1
-
模拟Sim的简单代码
module example_3_1(A, B, C, D, E);
output D, E;
input A, B, C;
wire w1;
and G1(w1, A, B);
not G2(E, C);
or G3(D, w1, E);
endmodule
- 2022-10-09 10:35:03下载
- 积分：1
