网站首页

DC_EX verilog 实现

于 2022-02-14 发布文件大小:11.06 kB

 0  84

下载积分: 2 下载次数: 1

我要下载

代码说明：

pipeline 的基础，用于各种technique 的 test bench.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sanjose_hdlcon
FFT implementation using C program

2014-02-11 21:01:40下载

积分：1
CD1_PHOTO_ABLUM_1920
使用FPGA做的数码相册实验，用NIOS做了FAT32文件系统和JPEG图像解码,FPGA和SDRAM做了显示的缓存(Using FPGA to do the digital album experiment, using NIOS to do the FAT32 file system and JPEG image decoding, FPGA and SDRAM to do the display cache)

2016-07-13 10:04:56下载

积分：1
elevator
verilog语言写的一个四层电梯程序，有优先级的判断。(verilog language of a four-story elevator procedures to determine priority.)

2020-10-31 14:29:55下载

积分：1
FFT_Module
接收机数字部分FFT模块的代码包括verilog代码、 matlab仿真、 word文档 testbench 实现FFT(The code of the digital part FFT module of the receiver Including Verilog, matlab simulation, testbench Implementation of FFT)

2020-11-18 20:49:38下载

积分：1
PLL
FPGA板上的锁存器PLL控制代码（verilog代码）(FPGA board latch the PLL control code (Verilog code))

2021-03-19 17:29:19下载

积分：1
LEDTest2
This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing

2017-10-28 16:27:20下载

积分：1
PCI_arbi
PCI arbi verilog source code

2009-03-29 18:04:41下载

积分：1
lesson1
eda的入门学习课件，老师不错，内容页挺好的(eda learning files)

2012-12-14 22:39:31下载

积分：1
完整SD控制器！支持文件系统。
32-bit Wishbone Interface • DMA • Buffer Descriptor • Compliant with SD Host Controller Spec version 2.0 • Support SD 4-bit mode • Interrupt-on-completion of Data and Command transmission • Write/Read FIFO with variable size • Internal implementation of CRC16 for data lines and CRC7 for command line Wishbine 总线使用。完整的SD卡控制器，支持文件系统，高速传输。

2023-05-06 18:00:02下载

积分：1
FPGA基于verilog语言的pll数字锁相环
应用背景pll数字锁相环在FPGA中具有很重要的作用，在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言，采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。

2022-02-02 05:35:33下载

积分：1

696518资源总数
105562会员总数
1今日下载

DC_EX verilog 实现

0 个回复

热门标签

热门下载