网站首页

指令Cache的verilog代码

于 2022-11-02 发布文件大小:2.72 kB

 0  139

下载积分: 2 下载次数: 1

我要下载

代码说明：

16位cpu的icache verilog实现代码，每行4个字，并且通过字节寻址，映射方式为直接映射，使用查表法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Verilog乒乓操作实现的代码
利用verilog实现乒乓双缓存代码，比异步FIFO更可靠地缓存。

2022-02-26 23:38:45下载

积分：1
emif2axi_v1_00_a
说明： emif接口转axi接口，在多个项目中使用，功能完善(EMIF interface to Axi interface, used in many projects, perfect function)

2020-12-01 15:29:26下载

积分：1
超声波测距
根据模块的时序图自己写出的触发与接收程序，有效范围4m，精度2mm，设计一个算法使模块能输出精确的时间，本模块采用50MHz时钟信号，若晶振不同，请将程序中计数器位数改掉。

2022-06-12 10:54:47下载

积分：1
展位乘数
光滑的乘法；算法是；乘法；算法，将两个带符号的二进制数的补码表示法。该算法是由安得烈唐纳德发明的展位；；1950在伯克贝克学院在布卢姆斯伯里研究晶体学，伦敦

2022-03-17 06:55:54下载

积分：1
cam2
DE2-115 + D5M Camera to VGA PC

2020-07-09 19:48:55下载

积分：1
8 位阵列乘法器的 Verilog 代码
我写的 verilog 8 位阵列乘法器。接受两个 8 位数字，并给出 16 位的结果。

2022-01-25 16:20:13下载

积分：1
的维特比编码器和解码器的VLSI实现
应用背景前向纠错技术的利用在接收端的错误更正。这是众所周知的数据在无线信道的传输受衰减，失真干扰和噪声，从而影响接收机的接收能力信息。维特比编码和Viterbi译码是一个功能强大的方法正向错误检测和校正。它已被广泛部署在许多无线通信系统，以提高有限容量的沟通渠道。本文的主要目的是描述比较分析各种FPGA器件之间的资源优化设计维特比编码器和解码器的实现。比较的基础是仿真和综合结果。在这个项目中，资源优化的Viterbi解码器的设计采用了追溯架构；关键技术Verilog是一个主要的硬件描述语言（HDL）用在工业界和学术界的verilog硬件设计师非常类似C和电气和计算机工程师最喜欢学习C大学语文。介绍了用Verilog 1985网关系统设计现在公司，Cadence设计系统公司的系统部的一部分。直到5月，1990，用Verilog开放国际的形成（OVI），Verilog HDL是一个专有的语言节奏。Cadence的动机是打开语言的公共领域的期望，市场对Verilog HDL相关软件产品将增长更迅速，更广泛的接受语言。抑扬顿挫，Verilog HDL实现用户需要的其他软件和服务企业要接受语言和发展Verilog设计工具支持。

2023-06-19 12:00:02下载

积分：1
clz
说明：对于一串二进制数前置零的计数的Verilog程序(For a string of binary zero count Verilog pre-procedure)

2021-03-31 21:29:08下载

积分：1
2845781_des
说明：一种64位的DES加密代码，可以使用挂在APB上(dec enc key to 64 bit rate)

2020-12-03 16:19:25下载

积分：1
apb.v
AMBA总线apb总线的verilog代码以及相关的中断控制。(AMBA bus apb bus verilog code and associated interrupt control.)

2021-04-17 20:38:53下载

积分：1

696516资源总数
106442会员总数
11今日下载

指令Cache的verilog代码

0 个回复

热门标签

热门下载