登录
首页 » Verilog » classics_verilog_codes_for_commom_projects

classics_verilog_codes_for_commom_projects

于 2022-03-02 发布 文件大小:142.81 kB
0 102
下载积分: 2 下载次数: 1

代码说明:

它包含大量用于常见项目的经典verilog代码,如FIFO、add8、RS编码、多路复用等。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Uart_Analysis
    rs422通信,此模块实现通信功能,使用Verilog语言(RS422 communication program, Verilog language, this module implements 422 communication function.)
    2021-03-23 16:29:15下载
    积分:1
  • 通訊8B/10B解碼
    這是一般通訊介面會採用的8B/10B 解碼, 應用在光纖通訊, Serdes上均有廣泛應用 /* Module Description:  This module implements a 8b10b decoder according to the original patent work  of Widmer and Franaszek.  It is a synchronous module with registers on the input  and output.  It takes in a 10-bit 8b10b encoded word, and outputs and 8-bit data  word and a control bit to indicate if the 8-bit output data is one of 12 special  K-codes.  */
    2023-05-12 06:10:02下载
    积分:1
  • Lab3_mux24a
    4位2选1多路选择器的设计与实现。nexy3开发板。本实验中用Verilog语句来描述。(Xilinx ISE 12.3.nexy3.)
    2014-03-30 09:31:54下载
    积分:1
  • pinlvji
    频率计 测量范围1-100MHz 测量阈值0.1s 计数部分为FPGA/CPLD 语言VHDL 显示部分为51 单片机加八位数码管 语言C(Frequency meter Measuring range 1-100 MHZ Measure threshold is 0.1 s Count part of FPGA/CPLD Language VHDL Display part of 51 MCU with eight digital tube Language C)
    2020-10-30 20:39:55下载
    积分:1
  • 8832135
    一个具有“百分秒,秒,分”计时功能的数字跑表,可以实现一个小时以内的精确至百分之一秒的计时。 数字跑表的显示读者可以通过编写数码管显示程序来实现,本训练只给出数字跑表的实现过程。 读者还可以通过增加小时的计时功能,实现完整的跑表功能。(A " percentage of seconds, seconds, minutes," digital stopwatch timer can be achieved within an hour of precision to the hundredth of a second time. Digital stopwatch readers can display the digital display through the preparation of procedures to achieve, given the training is only the realization of the process of digital stopwatch. Readers can also function to increase hours of time to achieve full stopwatch function.)
    2009-04-09 13:20:35下载
    积分:1
  • 非还原分频器
    Verilog 代码固定的点非还原分压器用于执行司的两个 8 位数字。它适用于无符号数字。
    2022-02-02 09:31:28下载
    积分:1
  • HMC PLL fpga控制程序
    HMC 830/833/704控制程序,完成控制时序,对PLL芯片寄存器进行初始化,采用VERILOG语言编写,已在硬件平台上测试通过。
    2022-06-14 01:29:21下载
    积分:1
  • spi_test
    说明:  基于fpga的spi通信测试 可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)
    2020-06-20 21:00:01下载
    积分:1
  • 08_4_hdmi_loop
    HDMI做为视频输出输入接口已经广泛使用很长时间,主要通过TMDS差分编码传输。本实验通过在HDMI屏幕上显示彩条和输入输出环通实验,来练习视频的时序和视频颜色的表示,为后面视频处理实验做个基础。(HDMI as video output input interface has been widely used for a long time, mainly through TMDS differential coding transmission. In this experiment, by displaying color bars and input/output loop experiments on HDMI screen, video timing sequence and video color representation are practiced to lay a foundation for video processing experiments later)
    2020-06-17 09:00:02下载
    积分:1
  • FPGA内部实现数据大小排序方法
    在FPGA内部实现数据大小排序是一件非常困难的事情,本例中以流水线方式实现16个数据的排序!
    2022-04-20 13:03:53下载
    积分:1
  • 696518资源总数
  • 105570会员总数
  • 13今日下载