-
gg
说明： FPGA实现基带成型滤波器，升余弦滚降系数，多进制调制(FPGA)
- 2010-12-20 17:55:18下载
- 积分：1
-
Verilog HDL 程序设计实例
Verilog HDL 程序设计实例，对大家学习Verilog HDL硬件语音会有很大的帮助。
- 2022-07-13 10:49:27下载
- 积分：1
-
C4gx15_starter_qsys_pcie_gen1x1
PCIe demo sample code
- 2020-12-09 16:39:19下载
- 积分：1
-
DDSverilog
说明： 基于FPGA的Veilog HDL实现代码，简单明了，希望能帮助verilog的初学者……(ＤＤＳ based on Verilog ＤＨＬ for FPGA )
- 2011-04-11 22:56:23下载
- 积分：1
-
updown
VHDL Programmes -2 for dumping on FPGA
- 2014-02-12 00:22:46下载
- 积分：1
-
HEX_DISPLAY
Simple vhdl description to show numbers on 7-segment s on Altera DE2 board.
- 2010-02-13 21:09:15下载
- 积分：1
-
Subway_VHDL
模拟地铁自动售票机选票、付款、取票、找零等功能，包含软件仿真和硬件响应，可供仿真测试和FPGA验证。(Analog subway ticket vending machine ballots, payment, tickets, give change and other features, including software simulation and hardware response for simulation and FPGA verification test.)
- 2016-03-14 10:44:14下载
- 积分：1
-
dcfifo_design_example
ALTERA发布的内部FIFO读写示例，很有参考价值，对初学者会有一定的帮助(ALTERA' s internal FIFO read and write examples of great reference value, there will be some help for beginners)
- 2010-11-13 23:31:11下载
- 积分：1
-
VHDL-ELEVATOR-CONTORLLER-DESIGN
VHDL电梯控制器程序设计与仿真，内含原理图和VHDL源码，有助于学习VHFL(VHDL u7535 u68AF u63A7 u5236 u5668 u7A0B u5E8F u8BBE u8BA1 u4E0E u4EFF u771F)
- 2017-05-06 15:35:16下载
- 积分：1
-
基于 FPGA 的红跟踪
的红色检测算法作品通过检查每个像素，因为它通过该模块并决定它是否是红色。rSquared"、"gSquared"和"bSquared"是为了在使用寄存器进行分类和确定当前像素是红色的还是不基于距离公式。
如果确定该像素是红色，它突出显示为红色，并外框的坐标更新，如果它尚未包含此像素。
然而，如果该像素确定不是红色，然后有可能会发生的几宗。第一次的情况下，如果不是红是当前像素是否位于我们的边界框的边界。我们跟踪的当前和以前的外框，和如果当前像素躺在任何一种，该像素分别显示为绿色、 蓝色、 青色和紫色。如果当前像素不是对任何边界框，但在当前的边界框的区域内, 像素显示在其原始颜色。
- 2022-05-31 17:34:29下载
- 积分：1
