登录
首页 » Verilog » 卷积编码 FPGA

卷积编码 FPGA

于 2022-11-04 发布 文件大小:1.44 kB
0 107
下载积分: 2 下载次数: 1

代码说明:

FPGA实现的卷积编码,1/2编码效率,可在此基础上改为其他码率,如2/3 3/4等

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CCPRRIzipP
    一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf (CPRI compliant the WCDMA NoddeB RF fiber pull far from the interface of the FPGA design. Pdf)
    2012-07-19 22:29:39下载
    积分:1
  • 康塔德7 0 - 9999 en显示segmentos verilog
    该项目利用NEXYS3(斯巴达6)董事会4显示器和它的编程verylog 启动白衣100 MHz的时钟和我们使用preescaler换下来的frecuency,非常有礼貌的观点
    2022-02-03 15:10:35下载
    积分:1
  • 10_rom_test
    说明:  介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM 的数据读操作。(This paper introduces how to use the ROM inside the FPGA and how to read the data of the ROM by the program.)
    2019-03-30 16:39:57下载
    积分:1
  • MAC_TxScheduler
    Ethernet MAC-MII interface of Transmit
    2014-02-15 00:35:25下载
    积分:1
  • ds312_Spartan-3E-FPGA
    FPGA资料与所用元器件的数据参考手册与应用指南(ds312_Spartan-3E FPGA Family )
    2012-09-18 21:43:54下载
    积分:1
  • HMC PLL fpga控制程序
    HMC 830/833/704控制程序,完成控制时序,对PLL芯片寄存器进行初始化,采用VERILOG语言编写,已在硬件平台上测试通过。
    2022-06-14 01:29:21下载
    积分:1
  • FPGA-design-
    FPGA设计的四种常用思想与技巧分享:串并转换设计技巧、流水线设计思想……(FPGA design of four common ideas and techniques)
    2013-05-22 22:55:38下载
    积分:1
  • 无线发射模块的 SRRC 成型匹配滤波设计 Verilog 代码
    无线发射模块的 SRRC 成型匹配滤波设计 Verilog 代码,包含了所有测试,主模块,可以用在基带调制端,滤波器的滚降系数0.10~0.25,如果那些没有做过这方面的朋友,可以看看实现,和方法,提供一个参考和帮助
    2022-11-23 08:55:03下载
    积分:1
  • dotdisplay
    16*16点阵横向移动显示!采用QUARTUS II 9.0编译通过!(16* 16 dot matrix display lateral movement! Compiled by using QUARTUS II 9.0!)
    2011-11-04 22:14:49下载
    积分:1
  • 27个FPGA实例源代码
    一些对初学者比较实用的源码,ASK,PSK,FSK调制解调(Some of the more practical source code for beginners)
    2020-12-10 16:29:20下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载