登录
首页 » VHDL » 频率计,vhdl语言, ispDesignEXPERT

频率计,vhdl语言, ispDesignEXPERT

于 2022-11-04 发布 文件大小:947.00 B
0 98
下载积分: 2 下载次数: 1

代码说明:

频率计,vhdl语言, ispDesignEXPERT-Frequency meter, vhdl language, ispDesignEXPERT

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA的存储器代码的VHDL,verilog描述及测试代码
    FPGA的存储器代码的VHDL,verilog描述及测试代码-FPGA memory code VHDL, verilog description and test code
    2022-06-01 08:26:45下载
    积分:1
  • 简易制作呼吸灯小程序
    主要通过频率分配 实现不同时间的变化 达到呼吸一闪一闪的效果
    2022-07-10 13:56:48下载
    积分:1
  • Harris-algorithm-based-on-FPGA
    在利用FPGA的并行处理能力应对高速数据和去做复杂的数据处理时,对一些较为复杂或者重复性工作模块多的情况下,算法资源就需要进行预评估。有效的资源预评估不仅可以在芯片选型上有益,还可以对程序有较详细的估计,在硬件不变的前提下能够选择更好的算法优化。本文着重在Harris算法在FPGA的实现以及在移植之前对其占用的FPGA资源进行预评估。(Response to high-speed data and do complex data processing in the FPGA parallel processing capabilities, to cope with some of the more complex or repetitive tasks module,it is necessary to pre-assessment algorithm resources. Resources pre-assessment can not only be useful in the chip selection, but also be a more detailed estimate of the program to be able to choose a better algorithm optimization in the same premise hardware. This article focuses on the pre-assessment in the Harris algorithm in the FPGA implementation and its FPGA resources occupied prior to transplantation.)
    2013-02-28 15:41:39下载
    积分:1
  • DDR3_user_design
    在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器,里面生成了Core,可用于DDR3读写控制(On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control)
    2012-02-02 15:16:00下载
    积分:1
  • NIOSII-Qsys_v1.3.1
    黑金刚FPGA开发板使用说明文档,讲诉了NIOS和Qsys的详细开发步奏,值得学习。(KINGBOX FPGA development board documentation, recounts in detail the development of step-outs and Qsys NIOS, it is worth learning.)
    2015-03-25 13:42:03下载
    积分:1
  • fpga里实现 uart 经典 vhdl语言写的 ise工程文件
    fpga里实现 uart 经典 vhdl语言写的 ise工程文件-fpga implementation in vhdl language classic uart of ise project file
    2022-07-10 00:07:59下载
    积分:1
  • SRAM6bit
    sram 6bit仿真模型,verilog编写(sram 6bit simulation model, verilog prepared)
    2021-03-16 13:59:22下载
    积分:1
  • fpga驱动单个灯构成的点阵的程序
    程序设置了fpga 的 5x5点阵驱动程序,代码相对比较简洁,这个程序可以作为fpga输出控制,驱动稳压芯片工作,进而点灯
    2022-05-18 13:42:56下载
    积分:1
  • 5956474temperature
    DS18b20 temperature sensor vhdl code
    2010-07-04 03:46:44下载
    积分:1
  • MVB通信架构和流程图
    MVB架构流程图。MVB开发用,大连海天资料(MVB development, Dalian Haitian data)
    2018-09-17 21:39:23下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载