登录
首页 » Verilog » 不使用乘法器的乘法运算

不使用乘法器的乘法运算

于 2022-11-10 发布 文件大小:1.49 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

无需使用任何乘法器乘法运算。乘法是通过使用移位操作,并找出一些乘法创新的想法,无需使用乘数。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • kc705 sdi demo
    使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出
    2022-10-08 18:25:03下载
    积分:1
  • vhdl_codes
    D-flip flop vhdl implement code
    2012-04-13 14:03:13下载
    积分:1
  • FPGA开发全攻略
    FPGA设计攻略及流程,包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
    2017-12-12 16:30:52下载
    积分:1
  • 基于 FPGA 的红跟踪
    的红色检测算法作品通过检查每个像素,因为它通过该模块并决定它是否是红色。rSquared"、"gSquared"和"bSquared"是为了在使用寄存器进行分类和确定当前像素是红色的还是不基于距离公式。 如果确定该像素是红色,它突出显示为红色,并外框的坐标更新,如果它尚未包含此像素。 然而,如果该像素确定不是红色,然后有可能会发生的几宗。第一次的情况下,如果不是红是当前像素是否位于我们的边界框的边界。我们跟踪的当前和以前的外框,和如果当前像素躺在任何一种,该像素分别显示为绿色、 蓝色、 青色和紫色。如果当前像素不是对任何边界框,但在当前的边界框的区域内, 像素显示在其原始颜色。
    2022-05-31 17:34:29下载
    积分:1
  • crc8
    8位crc的verilog设计 通过仿真综合验证并已应用在工程里面 (verilog of 8bit error checkout )
    2021-03-01 11:09:34下载
    积分:1
  • jiaozhijiejiaozhi
    VHDL代码完成行列交织与解交织的功能实现(the realization of interleaver on VHDL language)
    2020-07-17 15:08:49下载
    积分:1
  • Altera_Audio
    针对Altera的DE2/ DE1交互板的音频核心的音频编解码器(编码器/解码器),并提供了音频输入和输出的接口。(The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and output.)
    2015-04-01 22:21:49下载
    积分:1
  • awb
    实现相机采集数据的自动白平衡功能,采用verilog语言编写。(The automatic white balance function of camera data acquisition is realized)
    2017-09-19 17:45:55下载
    积分:1
  • FSK
    FPGA实现FSK调制,带Modelsim仿真,实际系统测试通过,载波信号,信号频率等可调。(FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.)
    2020-09-03 11:38:07下载
    积分:1
  • hdl
    网上流传的用来实现FPGA驱动VGA,从而实现一个pingpong小游戏的源码,实测可用。(a program embedded in a FPGA in order to drive the VGA and realize a little game named pingpong. tested.)
    2009-03-31 22:36:37下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载