登录
首页 » Verilog » 查找序列序列中两个相邻1之间的最大间隔

查找序列序列中两个相邻1之间的最大间隔

于 2022-03-15 发布 文件大小:1.94 MB
0 97
下载积分: 2 下载次数: 1

代码说明:

设计一个能求出一个1之间最大间隙的时序状态机。完成testbench描述,给出综合后的时序仿真结果

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • e1framer
    E1 deframmer and Frammer.
    2013-02-25 19:43:35下载
    积分:1
  • nor_flash_verilog
    fpga verilog实现 S29GL256S 系列 并行 nor flash 的读写擦除操作功能。 verilog源代码。(Verilog S29GL256S to achieve FPGA series parallel flash nor read and write erase operation function. Verilog source code)
    2021-04-15 16:18:54下载
    积分:1
  • Final_final_test
    五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法,广泛应用于高档CPU的架构中。根据MIPS处理器的特点,将整体的处理过程分为取指令(IF)、指令译码(ID)、执行(EX)、存储器访问(MEM)和寄存器会写(WB)五级,对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期,每个时钟周期的上升沿来临时,此指令所代表的一系列数据和控制信息将转移到下一级处理。(Five level flow CPU design)
    2020-10-18 16:07:26下载
    积分:1
  • PiSo
    8位并行输入的数转换成串行输出,是基于高级硬件编程语言VHDL编写的。(8-bit parallel input into serial output digital conversion is based on the high-level hardware programming language VHDL prepared.)
    2020-11-30 21:59:27下载
    积分:1
  • c8
    说明:  QPSK 调制 与 解调的源代码 可综合 出波形(QPSK modulation and demodulation of the source code)
    2011-03-04 00:17:17下载
    积分:1
  • irdecode
    自己编写的红外解码子程序,但CPU资源占用较高,作教学示范用途。(prepared their infrared decoding routines, but higher occupancy CPU resources for teaching demonstration purposes.)
    2006-11-05 13:51:28下载
    积分:1
  • 新的窗口监控并行BIST
    应用背景输入向量并行内置自测试(BIST)监测在电路正常运行时执行测试方案不需要设置一个需要设置的电路线来进行测试。这些计划是基于硬件开销和并发测试潜伏期(CTL),即为测试所需的时间完成,而电路工作正常;关键技术内置自测试(BIST)技术构成的一类方案这将提供高性能测试的性能故障覆盖,而同时,他们放松的依赖昂贵的外部测试设备;
    2022-01-22 16:20:28下载
    积分:1
  • 32_lvds_test
    说明:  Xilinx 公司Spartan-6系列FPGA实现LVDS,带Modelsim仿真文件,已综合。(Xilinx Spartan-6 Series FPGA implements LVDS with Modelsim simulation file, which has been synthesized.)
    2020-11-30 20:59:27下载
    积分:1
  • fir
    用窗函数法设计一个线性相位FIR数字低通滤波器,用理想低通滤波器作为逼近滤波器,通带截止频率为0.2 ,阻带截止频率为0.4 ,阻带衰减不小于-40dB。(Window function method to design a linear phase FIR digital low-pass filter, as an ideal low-pass filter for approximation filter passband cutoff frequency of 0.2 stopband cutoff frequency of 0.4, the stop-band attenuation of less than-40dB.)
    2012-09-24 13:54:07下载
    积分:1
  • bit7_Binary_to_BCD_LED
    二进制转十进制BCD码 Verilog语言 quartusII(Binary to decimal BCD code Verilog language quartusII)
    2013-09-14 16:49:39下载
    积分:1
  • 696518资源总数
  • 105901会员总数
  • 40今日下载