网站首页

基于Nios II checksum利用 altera的验证C2H accelerator的系统-Cyclone II

于 2022-11-11 发布文件大小:24.71 MB

 0  152

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于Nios II checksum利用 altera的验证C2H accelerator的系统，已用DE-2 board 验证过，里面还有DMA 方式的 component，Software Code, Custom Instruction, 和普通的component 各做了比较。对想了解NiosII 系统的应该有很大的帮助。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

gmsk
说明：利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)

2020-12-24 00:09:06下载

积分：1
LCD1602
这是一个LCD1602底层驱动代码，TI公司LM3S系列的(This is a LCD1602 underlying driver code, TI company LM3S series)

2013-10-30 16:40:45下载

积分：1
tPad_Camera
tPad DE2-115/70开发板可用的摄像头采集、显示程序，QT10.0以上环境可用，原装代码，可以进行修改加以使用，如使用到倒车影像系统中，视频显示等。(tPad DE2-115/70 development board available cameras capture, display program, QT10.0 over the environment is available, the original code can be modified to be used, such as the use of the reversing video system, the video display.)

2020-07-09 19:58:55下载

积分：1
AD9747的SPI接口及寄存器配置
, verilog语言实现的高速DACAD9747的SPI接口及寄存器配置

2022-06-29 16:02:30下载

积分：1
CAN协议控制器的Verilog实现
说明：基于FPGA的CAN总线控制器，VERILOGHDL源代码，Q2仿真实现。可用。(FPGA-based CAN Bus Controller, VERILOGHDL source code, Q2 Simulation. Available.)

2020-11-26 15:29:31下载

积分：1
四位数码管1~9999加法计数
verilog HDL语言程序，运行后实验板四位数码管依次加法计数，从1到9999计数，超过后即溢出，重新从1开始计数

2022-02-07 01:27:29下载

积分：1
VHDL_example_100
本书通过100个实例，详细介绍便件描述语言vHDL的各种语法现象及其在专用集成电路(AHc)设计蝴还中的使用方法。(the book through one hundred examples, it detailed description language vHDL pieces of the phenomenon and its various grammatical in ASIC (AHc) were also designed butterfly The usage.)

2007-03-25 09:57:05下载

积分：1
Avgt_jesd204b_ad9250_ed
基于avgt开发板的jesd204b源代码，需要安装Quartus软件(Avgt development board based on the jesd204b source code)

2020-11-26 14:29:32下载

积分：1
HDB3
用Verilog HDL语言进行HDB3编码，并通过Quartus Ⅱ仿真验证(With the Verilog HDL language HDB3 coding, and simulation by Quartus Ⅱ)

2020-11-30 11:19:28下载

积分：1
Actel8051Core
Actel 8051 Verilog core

2020-06-27 03:00:02下载

积分：1

696518资源总数
106174会员总数
31今日下载

基于Nios II checksum利用 altera的验证C2H accelerator的系统-Cyclone II

0 个回复

热门标签

热门下载