登录
首页 » Verilog » 基于Nios II checksum利用 altera的验证C2H accelerator的系统-Cyclone II

基于Nios II checksum利用 altera的验证C2H accelerator的系统-Cyclone II

于 2022-11-11 发布 文件大小:24.71 MB
0 126
下载积分: 2 下载次数: 1

代码说明:

基于Nios II checksum利用 altera的验证C2H accelerator的系统,已用DE-2 board 验证过, 里面还有DMA 方式的 component,Software Code, Custom Instruction, 和普通的component 各做了比较。 对想了解NiosII 系统的应该有很大的帮助。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VER_I2C_EEPROM
    EEPROM 的verilog仿真模型(cat24cxx系列)(verilog simulition Model of EEPROM,include cat24cxx)
    2016-10-15 11:37:50下载
    积分:1
  • AD7938controllor-VHDL
    说明:  VHDL语言的有限状态机法控制8位/12位自动转换通道模数转换器AD7938(VHDL, FSM method to control 8-bit/12-bit ADC AD7938 auto-conversion channel)
    2011-04-12 11:21:55下载
    积分:1
  • LDPC码编译码算法的研究与实现_陈石平
    本文首先回顾了LDPC码的发展历程和现状,介绍了LDPC码检验矩阵的构造、编 译码原理。在对编译码作了深入探讨和分析后,接着进行了RU算法编码和长码编码 的FPGA实现;根据二叉树的性质,提出了一种长码编码的ASIC优化设计的方法,节省 了大量硬件资源;论文详细阐述了CORDIC算法原理以及LDPC码译码中所采用的指 数函数和反双曲正切函数的FPGA实现:CORDIC内核及前后处理单元设计、仿真、综 合及数据分析,这对LDPC码的译码具有很重要的意义,为用数字VLSI来实现LDPC的 译码奠定了基础。同时在基于校验矩阵的环路检测定理基础上,将校验矩阵转化为转 移概率矩阵,详细分析并提出了一种基于转移概率矩阵的围长检测方法,并对其进行 了理论证明,具有很好的围长检测效果,以及状态分类判别。(Research and implementation of LDPC coding and decoding technology)
    2018-04-08 18:49:59下载
    积分:1
  • tPad_Camera
    tPad DE2-115/70开发板可用的摄像头采集、显示程序,QT10.0以上环境可用,原装代码,可以进行修改加以使用,如使用到倒车影像系统中,视频显示等。(tPad DE2-115/70 development board available cameras capture, display program, QT10.0 over the environment is available, the original code can be modified to be used, such as the use of the reversing video system, the video display.)
    2020-07-09 19:58:55下载
    积分:1
  • fdivision
    在quartus平台下,并使用verillog hdl编写的时钟分频仿真(In quartus platform and use verillog hdl write clock divider simulation)
    2016-08-15 07:45:12下载
    积分:1
  • chengxu_jieshou
    nrf24l01发送代码,verilog实现NRF24L01通信(NRF24L01 send code, Verilog to achieve NRF24L01 communication)
    2017-08-09 19:04:16下载
    积分:1
  • FPGA_AD7606
    FPGA 与ad70676之间用并口通信 八个通道采集到的电压用串口打印出来(Parallel communication between FPGA and ad70676, the voltage collected by eight channels is printed out with serial port)
    2017-10-27 09:17:15下载
    积分:1
  • PipelineSim
    一个计算机原理课程设计的作业,5级流水线CPU,指令集到代码均为自己设计,有最终报告文档,组建说明,并行除法,16位字长,定长指令,Verilog源代码,顶层设计图。结构简单,冲突解决方式也很简单,代码量小。(A computer theory course design work, five pipelined CPU, instruction set to the code are design, the final report documents the formation of parallel division, 16-bit word length, fixed-length instructions, Verilog source code, top level design. Simple structure, conflict resolution is also very simple, a small amount of code.)
    2012-06-24 22:19:14下载
    积分:1
  • VHDL_Tips
    VHDL Coding style guide
    2012-07-04 18:05:59下载
    积分:1
  • Verilog写的88E1111 GMII接口驱动代码
    Verilog写的88E1111 GMII接口驱动代码,仿真通过,使用的是Xilinx的三态以太网IP核。
    2022-06-28 22:36:43下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载