登录
首页 » Verilog » 512位RSA加密处理器模块,采用verilog语言设计

512位RSA加密处理器模块,采用verilog语言设计

于 2022-11-15 发布 文件大小:6.81 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

使用verilog语言设计的512位RSA加密处理器代码,保护测试模块。 设计的代码简单易懂,适合学习FPGA的新手查阅。 代码已经经过FPGA板上测试通过,保证可以运行。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Six-phase-Motor-Based-on-DSP
    说明:  设计了六相感应电机的控还原 制平台的硬件结构及其各个组成部分,控制平台结构主要由DSP控制系统和主驱动电路系统以及检测电路系统组成。控制系统采用TI公司的TMS320F2812快速DSP控制芯片。 (This paper designs the hardware structure of the six-phase motor control system and introduces every component. The control platform consists of DSP control system, main drive circuit system and detection circuit system .The control system adopts TMS320F2812 DSP chip of TI Company. 更多还原 )
    2011-03-01 12:08:36下载
    积分:1
  • AD5270TEST
    可调电阻AD5270的Verilog测试读写功能代码(a test code for AD5270 to write and read)
    2018-11-02 17:37:12下载
    积分:1
  • 放大內建圖片
    应用背景 背景是DE2-70的板子,使用vga線,再用開關作為放大按鈕 sw3放大按鈕 sw2控制垂直水平放大 sw1控制放大2倍或4倍 需接上vga使用螢幕輸出 关键技术 技術的部份,vga的輸出一個,分為水平為字垂直位置掃描,之後還有圖檔的輸出 圖檔分為三原色,共8個顏色輸出 不過本例的重點為放大,控制其DELTA便可以控制圖片的大小 控制鈕為在板子上的SWITH
    2023-01-31 22:40:04下载
    积分:1
  • 8b10b
    ALERA fpga 8B10B转换源码,用于实现8B转10B,10B转8B功能。(ALTERA fpga 8B10B conversion source, used to achieve 8B to 10B, 10B to 8B function)
    2020-09-13 02:07:59下载
    积分:1
  • counter2
    spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯(spartan-3e fpga vhdl counter to light led)
    2012-04-23 16:38:30下载
    积分:1
  • 系统设计
    说明:  基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)
    2020-06-21 01:20:08下载
    积分:1
  • Listingprogram1
    listing program clock
    2012-11-26 03:31:42下载
    积分:1
  • arinc429转232接口协议
    资源描述arinc429与232接口协议之间的数据传输代码
    2022-06-28 17:56:18下载
    积分:1
  • 异步fifo
    常用的异步FIFO empty full 标志位 读出剩余usedrd 写入数量usedwr
    2022-07-20 00:30:07下载
    积分:1
  • gtwizard_254_127_ex_1113_3
    配置GTH ip的例子工程,选用7 series 芯片的GTH 113quad的四个通道,在程序中每个链路利用自己的恢复时钟进行数据解码,所以四个通道可以各自独立运行;成功工作在2.54Gb/s的链路状态,长时间(>24小时)的测试,误码率一直为0.(The GTH ip example project is configured with four channels of the GTH 113quad of the 7 series chip. Each link in the program uses its own recovery clock for data decoding, so the four channels can operate independently; the successful operation is at 2.54Gb/ The link state of s, long time (>24 hours) test, the bit error rate has been 0.)
    2019-06-17 21:33:56下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载