登录
首页 » Verilog » 512位RSA加密处理器模块,采用verilog语言设计

512位RSA加密处理器模块,采用verilog语言设计

于 2022-11-15 发布 文件大小:6.81 kB
0 124
下载积分: 2 下载次数: 1

代码说明:

使用verilog语言设计的512位RSA加密处理器代码,保护测试模块。 设计的代码简单易懂,适合学习FPGA的新手查阅。 代码已经经过FPGA板上测试通过,保证可以运行。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • encoder_Z64_all_rate
    Wimax矩阵的LDPC编码器,已通过modelsim仿真测试,并前在altera的FPGA板上通过测试,码率5/6,可进入代码内部修改参数,支持2/3,3/4其他2个码率,数据吞吐量为700M(Wimax based LDPC encoder, modelsim simulation passed, also passed on altera FPGA board, code rate 5/6, also support 2/3,3/4, throughout 700m)
    2012-03-19 09:44:32下载
    积分:1
  • data_swith
    verilog 代码实现串并转换,有延迟(Verilog code and string conversion, delay)
    2011-07-31 23:58:17下载
    积分:1
  • SVPWM_FPGA_ContainSourceCode
    广东工业大学硕士论文《SVPWM算法优化及其FPGA/CPLD实现》,在详细分析经典SVPWM算法基础上,提出一种优化算法,并在FPGA上实现。论文附录包含VHDL源码。(Guangdong University Thesis " SVPWM algorithm to optimize its FPGA/CPLD realization" in the detailed analysis of the classical SVPWM algorithm is proposed based on an optimization algorithm, and implemented on FPGA. Paper appendix contains VHDL source code.)
    2013-12-30 16:00:11下载
    积分:1
  • 单周期cpu
    根据计算机原理与设计进行设计,完整的单周期cpu,已经仿真完成
    2022-02-16 08:50:05下载
    积分:1
  • xadc_temperature
    说明:  用于FPGA中zynq的温度上报,通过逻辑方式。(It is used to report the temperature of zynq in FPGA by logic)
    2019-12-18 11:47:43下载
    积分:1
  • HDB3
    用Verilog HDL语言进行HDB3编码,并通过Quartus Ⅱ仿真验证(With the Verilog HDL language HDB3 coding, and simulation by Quartus Ⅱ)
    2020-11-30 11:19:28下载
    积分:1
  • liushuideng
    使用430的四系点亮流水灯,内置有时钟函数,函数简单,值得一看(The four lines using 430 lit water lights, built-in clock function, the function is simple, eye-catcher)
    2013-08-31 15:23:06下载
    积分:1
  • 24x24-booth
    可用的24位x24位的booth乘法器的verilog代码(24X24 booth muplily)
    2011-06-09 17:59:26下载
    积分:1
  • second7-02
    在quartusII环境下采用对编解码芯片HD6408和HD6409驱动的方式实现曼彻斯特编解码(Environment in quartusII codec chip used on the HD6408 and HD6409-driven way to achieve encoding and decoding of Manchester)
    2020-11-02 10:19:53下载
    积分:1
  • MIPSTOP
    说明:  misp顶层文件,verilog实现misp架构,并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)
    2020-06-18 04:40:02下载
    积分:1
  • 696518资源总数
  • 105949会员总数
  • 22今日下载