网站首页

512位RSA加密处理器模块，采用verilog语言设计

于 2022-11-15 发布文件大小:6.81 kB

 0  125

下载积分: 2 下载次数: 1

我要下载

代码说明：

使用verilog语言设计的512位RSA加密处理器代码，保护测试模块。设计的代码简单易懂，适合学习FPGA的新手查阅。代码已经经过FPGA板上测试通过，保证可以运行。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA-SRAM_Test
利用FPGA实现SDRAM的读写操作，通过硬件测试。(FPGA implementation using SDRAM to read and write operation, hardware testing.)

2011-08-03 22:52:25下载

积分：1
数字钟
数字钟(Digital clock)

2018-02-27 21:34:28下载

积分：1
通信协议FPGA
说明：本设计是基于FPGA的高速并行接口通信接口和协议设计，该设计使用的是8 位并行接口，通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性，在最终的测试中，该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8 Bit parallel interface ensures the data stability under high-speed parallel by configuring the FIFO register of FPGA. In the final test, the protocol can stably transmit at 80 Mbps.)

2020-12-11 11:39:19下载

积分：1
Adder4
本设计是设计了一个4位全加器的内容，是由4个一位全加器串联而成的(The design is to design a full adder 4 content, is one of four full adder in series from the)

2009-05-11 19:50:58下载

积分：1
vhdl_codes
D-flip flop vhdl implement code

2012-04-13 14:03:13下载

积分：1
tcd1209+AD994的FPGA驱动代码
按照手册驱动线阵CCDTCD1209和AD9945，驱动频率10M，板卡时钟30MHz，经PLL分频后输入驱动，该程序在altera cyclone IVE上验证通过

2022-02-10 07:25:35下载

积分：1
Verilog HDL怎样用FPGA实现PID控制器
资源描述本文讲的是基于FPGA的模糊PID控制器实现,详细介绍了Verilog HDL怎样用FPGA实现PID控制器

2022-02-02 21:59:26下载

积分：1
VHDL_to_UART
用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。()

2007-08-09 09:54:40下载

积分：1
verilog实现自动售货机
说明：能实现输入0.5 1 5块钱的累加，然后对应购买的商品价格进行比较，显示找的钱数或错误灯(MY English is very good)

2019-01-09 13:35:02下载

积分：1
CalcJavaCRC
This programa execute calc of CRC by use a table.

2014-08-21 23:04:30下载

积分：1

696518资源总数
105949会员总数
22今日下载

512位RSA加密处理器模块，采用verilog语言设计

0 个回复

热门标签

热门下载