登录
首页 » Verilog » 自编同步串口收发,单端信号可实现板内,配合422或LVDS板间传输效果不错

自编同步串口收发,单端信号可实现板内,配合422或LVDS板间传输效果不错

于 2022-11-19 发布 文件大小:4.24 kB
0 119
下载积分: 2 下载次数: 2

代码说明:

自编同步串口收发,单端信号可实现板内,配合422或LVDS板间传输效果不错内附pingpang缓存接受的例程,帮助快速构建代码,FIFO请根据器件生成或自编

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Generate_4fsk
    雷达信号产生4PSK简单脉冲信号很好用信号产生(Radar signal pulse signal generating 4PSK simple signal generating good)
    2013-06-22 23:10:05下载
    积分:1
  • dpll
    说明:  在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • pipeline_FPGA
    FPGA流水线设计的资料,可以作为学习FPGA开发并行操作的一个经典教材,具有很好的指导作用。(FPGA pipeline design information can be developed as a learning FPGA parallel operation of a classic textbook, has a good guide.)
    2011-07-02 12:00:57下载
    积分:1
  • 595_8led
    74hc595 driver 8 led
    2013-03-28 21:10:33下载
    积分:1
  • 7位数码管的显示
    实现7位数码管的显示,可以优先解决用户很多问题,不懂得可以问我,不用客气,7位数码管的显示很简单的
    2023-06-09 10:50:03下载
    积分:1
  • FPGA-matrix
    任意维数矩阵求逆的fpga实现,矩阵求逆是矩阵运算中最重要且最难实现的一种运算(fpga implementaion of matrix inverse of any dimension)
    2014-09-30 20:07:51下载
    积分:1
  • 20190718
    uart implementation and documentation, this describes the basic steps in building your own uart module on verilog and programming them on an fpga device
    2020-06-21 21:40:01下载
    积分:1
  • 数字时钟
    其一个数码时钟和闹钟,写在 verilog 的spartan 6,用户可以设置的帮助下电钮,伸直谴责的按钮实施,在正常操作中时钟滴答,然后控件来处理 Alaram 系统中,当 alaram 的时间匹配时钟原始时间的运行然后四个指示灯开始闪烁在该套件
    2022-01-28 23:37:52下载
    积分:1
  • z_max_spwm
    Z源逆变器简单升压模拟仿真。调制方式为SPWM,通过设置三角波幅值和比较电压,即可调节输出电压。(Z-source inverter simple step-up simulation. Modulation mode SPWM, by setting the the triangle amplitude and the comparison voltage to regulate the output voltage.)
    2020-11-02 19:09:53下载
    积分:1
  • 04_ep2c8_vga_test
    VIP FPGA板的配套例子,这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)
    2013-10-18 19:03:37下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载