登录
首页 » Verilog » 8 位阵列乘法器的 Verilog 代码

8 位阵列乘法器的 Verilog 代码

于 2022-01-25 发布 文件大小:15.38 kB
0 94
下载积分: 2 下载次数: 1

代码说明:

我写的 verilog 8 位阵列乘法器。接受两个 8 位数字,并给出 16 位的结果。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • iic程序
    这是IIc才程序,验证完成,可以直接复用,不许更改,有详细的文档介绍,和对应的代码
    2022-11-19 11:00:03下载
    积分:1
  • fpga_coder_module
    本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值.(FPGA optical encoder input module, there is no experimental, but simulation technology, hope to have reference value.)
    2021-04-21 01:58:50下载
    积分:1
  • eetop.cn_FPGA数字信号处理实现原理及方法
    本书介绍基于FPGA实现数字信号处理的原理与方法,作为Xilinx公司相关课程的培训教材(The FPGA implementation of DSP principle & method.)
    2020-06-17 23:20:01下载
    积分:1
  • 10GE以太网MAC
    10GE MAC核心实现10Gbps运行的媒体访问控制功能,在IEEE 802.3ae定义。 ;
    2022-02-24 19:59:35下载
    积分:1
  • AD
    说明:  ADC AD7768-1单通道24bitADC驱动程序(ADC ad7768-1 single channel 24bit ADC driver)
    2020-07-13 13:55:08下载
    积分:1
  • hdlc
    HDLC通信协议,FPGA实现,包含源文件和仿真测试文件。(HDLC comunication)
    2014-08-28 21:37:31下载
    积分:1
  • sdrm 仿真模型
    Micron 256Mb SDRAM Verilog model,经无数次验证仿真通过,绝对OK版,能严格的查出你代码中的时序,功能等各种问题。仿真通过后的代码上板子接实际的sdrm也是一次性通过哦!
    2022-02-11 18:27:28下载
    积分:1
  • Character_LCD
    This Book description about LCD in Board DE2
    2012-07-06 11:28:58下载
    积分:1
  • clk_div3
    在fpga中对于pll无法完成的分频,可采用计数方式,本例用状态机实现对时钟的奇数分频。(Pll in fpga can not be completed in the sub-frequency counting method can be used, in this case with the state machine to achieve an odd number on the clock frequency.)
    2010-07-28 20:03:41下载
    积分:1
  • BNN-PYNQ-master
    在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)
    2018-01-15 11:34:33下载
    积分:1
  • 696518资源总数
  • 105958会员总数
  • 18今日下载