-
线阵CCD时序驱动
基于FPGA,硬件描述语言Verilog驱动的CCD,严格按照CCD传感器件的驱动时序图驱动的,用的开发软件是quartus II,经过modelsim仿真,测试该代码完全可以使用。
- 2022-03-12 02:09:25下载
- 积分:1
-
HASH
hash加速器的verilog实现,也用于fpga或asic(hash verilog rtl )
- 2015-01-29 18:48:13下载
- 积分:1
-
src
yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)
- 2021-01-20 14:38:41下载
- 积分:1
-
myconstellation_final_2
bpsk qpsk 16qam 64qam的constellation(bpsk qpsk 16qam 64qam constellation)
- 2021-03-03 01:49:33下载
- 积分:1
-
执行高速度低功率组合和时序电路使用可逆逻辑
摘要可逆逻辑本身是一个突出的、具有重要意义的技术,在这一技术中起着重要的作用
- 2022-07-24 10:08:03下载
- 积分:1
-
基于FPGA可触控卫星信道模拟器的设计与实现
说明: 卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节
约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难
以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑,
适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA
作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
- 2020-12-10 20:59:20下载
- 积分:1
-
数字频率计
设计一简易数字频率计,其基本要求是:
1)测量频率范围0~999999Hz;
2)最大读数999999HZ,闸门信号的采样时间为1s;.
3)被测信号可以是正弦波、三角波和方波;
4)显示方式为6位十进制数显示;
5)具有超过量程报警功能。
5)输入信号最大幅值可扩展。
6)测量误差小于+-0.1%。
7)完成全部设计后,可使用EWB进行仿真,检测试验设计电路的正确性。(The basic requirements of designing a simple digital frequency meter are:
1) The measuring frequency range is 0-999999 Hz.
2) The maximum reading is 999999HZ, and the sampling time of gate signal is 1 s.
3) The measured signal can be sine wave, triangle wave and square wave.
4) The display mode is 6-bit decimal number display.
5) It has alarm function beyond range.
5) The maximum amplitude of input signal can be expanded.
6) The measurement error is less than +0.1%.
7) After completing all the design, EWB can be used to simulate and test the correctness of the circuit.)
- 2019-06-20 12:47:51下载
- 积分:1
-
XAPP_585
XAPP585 serdes_1_to_7 and serdes_7_to_1 data
- 2021-02-04 13:49:57下载
- 积分:1
-
400rdm
用于FPGA的学习,大家值得借鉴,可以好好学习一下(this is for fpga and you can use this.)
- 2020-06-16 15:20:02下载
- 积分:1
-
VESA Timing
VESA CVT视频参数计算器,输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)
- 2020-12-23 14:29:07下载
- 积分:1