登录
首页 » Verilog » 实现16位可逆逻辑ALU 15作业设计

实现16位可逆逻辑ALU 15作业设计

于 2022-11-19 发布 文件大小:2.40 MB
0 118
下载积分: 2 下载次数: 1

代码说明:

应用背景可逆逻辑是一种新兴技术,具有广阔的应用前景,在量子计算。该项目将处理16位可逆算术逻辑单元(ALU)的设计与15  ;操作是提出了利用双佩雷斯门,Fredkin门,toffolli门,DKG闸门与非门。提出了一种新的ALU利用可逆逻辑大门的VLSI结构。ALU是最重要 ;组件的CPU,可以是一个可编程的可逆计算设备,如量子计算机的一部分。& nbsp;第一单位可逆的ALU和第二单位ALU是设计然后16个单位ALU的 ;级联在一起以开展ALU执行LSB操作输入进位ALU执行下一 ;LSB运行。设计和实施在Xilinx 14.4 Verilog验证关键技术众所周知,穆尔的法律将停止功能,更快的东西,因此,有戏剧性的,因此,在微电子领域在不久的将来发生。更快和更复杂的数字系统的建设,电力 ;CMOS电路的功耗已经成为一个备受关注的问题。兰道尔证明,功率损耗是一个完整功能的不可逆电路信息损失 ;不论技术的电路是实现。& nbsp;同时,贝内特显示,为了保持电路耗散功率,它已经由 ;可逆盖茨。可逆电路(大门),有相同数量的输入和输出,有一对一的 ;输入和输出向量的映射关系。因此,输入状态的向量,可以总是唯一的重建,从输出状态的向量。因为没有可逆的概念,真正的低功耗电路不能建立逻辑,各种技术和电路的可逆逻辑最近正在研究。算术逻辑单元(ALU)本质上是一个CPU的心。这允许计算机添加,减去,和执行基本的逻辑运算,例如,或等,因为每一台计算机需要能够做到这些简单功能,它们总是包含在一个处理器中。ALU是组合逻辑电路,可以有一个或多个输入只有一个输出。ALU的输出取决于输入施加在那一瞬间,作为时间的函数,和不在过去的条件。其基本形式是一个简单的ALU的操作数输入,选择输入结果所需的操作和一个输出。ALU的复杂性可能会有所不同从处理器。在一个二进制算术和逻辑运算的可逆三ALU是基础设计。在目前的工作 ;15操作16位ALU设计。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ReliabilityByFORM
    first order reliability method
    2014-07-21 16:59:32下载
    积分:1
  • dds
    说明:  基于fpga的函数发生器设计通过fpga实现正弦波输出(基于fpga的函数发生器)
    2009-08-01 08:47:29下载
    积分:1
  • spi-MRAM
    Everspin SPI MRAM chipset(MR25H10,MR25H40,MR25H256)
    2013-08-14 12:05:26下载
    积分:1
  • cf_interleaver2
    interleaver即交织器,里面包含有C,VHDL,VRILOG HDL三种语言写的交织器, 包括各种各样的组合达六七十种,描写详尽,是一个难得的学习交织器的材料 -interleaver that interleaver, which contains C, VHDL, VRILOG HDL three languages to write the interleaver, including a variety of combinations to depend species, a detailed description, is a rare study of the materials are intertwined
    2022-03-16 02:30:32下载
    积分:1
  • FPGA控制VGA接口的简单实验
    使用的是飓风四代 的开发板,完成的是VGA接口的测试,简单的汉字显示,数字显示,图片显示,基本上完成了VGA的所有能用的功能,代码注释详细,适合入门者,压缩包中的实验个数很多,涵盖了所有的VGA实验。
    2022-02-16 09:11:56下载
    积分:1
  • 测试图_彩条-可以改分辨率
    verilog实现的测试图,可设置分辨率。彩条发生器产生的由三基色、三补色以及黑白八种颜色按照亮度递减的顺序,从左至右依次排列的,竖条纹标准测试信号。 白——黄——青——绿——紫——红——蓝——黑;
    2022-10-14 20:25:03下载
    积分:1
  • Hilbert
    说明:  基于altera fpga的fir IP核实现希尔伯特变换,有matlab仿真(Based on Altera FPGA fir IP core to achieve Hilbert transform, matlab simulation)
    2020-10-05 11:27:38下载
    积分:1
  • gold
    基于vhdl语言的15位gold序列的设计的开端一部分程序(Vhdl language based on sequences of the 15 gold as part of the beginning of the design process)
    2011-05-16 21:48:38下载
    积分:1
  • 状态机实现cordic算法
    本代码实现16位数据的sin cos 计算,已经通过测试并且显示正确的波形图文件,仿真通过。在计算是很有帮助。本代码为原创代码,不同于流水线实现,而是以时间换取的面积。
    2023-06-14 23:30:03下载
    积分:1
  • DAC_VHDL
    DAC VHDL code using SPI method
    2016-11-09 19:53:01下载
    积分:1
  • 696518资源总数
  • 105918会员总数
  • 20今日下载