网站首页

树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算...

于 2022-09-04 发布文件大小:636.00 B

 0  62

下载积分: 2 下载次数: 1

我要下载

代码说明：

树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算-Square root of the tree-type divider-type device to achieve VERILOG

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

utmi
介绍USB PHY接口中的UTMI接口，对使用Verilog进行USB接口编程具有帮助。(This paper introduces UTMI interface in USB PHY interface. It is helpful for programming USB interface with Verilog.)

2021-03-17 21:39:21下载

积分：1
vgac_sst160aN
基于fpga和sopc的用VHDL语言编写的EDA的32位Nios CPU嵌入式系统及其DMA设计俄罗斯方块游戏机(FPGA and SOPC based on the use of VHDL language EDA 32-bit Nios CPU and the DMA design of embedded systems Tetris game)

2021-04-11 11:18:58下载

积分：1
实现两路数字信号的鉴相功能，最后通过静态LED显示出来，该程序通过硬件的测试...
实现两路数字信号的鉴相功能，最后通过静态LED显示出来，该程序通过硬件的测试-Realize two-way digital signal phase function, and finally through a static LED display, the program through the hardware test

2022-08-23 08:21:20下载

积分：1
系统设计
基于PCF8591数模转换和DDS技术的信号发生器系统设计(Design of Signal Generator System Based on PCF8591 Digital-to-Analog Conversion and DDS Technology)

2020-06-21 02:20:01下载

积分：1
VHDLman
VHDL book for reference

2010-01-18 17:40:26下载

积分：1
自适应均衡器
自适应均衡器

2023-05-01 16:30:08下载

积分：1
在FPGA高速ADC-ADC08D1000沟通
这是由阿龙利开发的程序，以控制ADC08D1000模拟 - 数字设备中的FPGA，赛灵思的Virtex-4 SX35 FPGA此处应用，DCM的用于控制FPGA中的时钟路径，所述时钟源是AD9517该PLC控制的FPGA中的串行端口

2022-01-25 18:39:36下载

积分：1
按键控制led
按键控制led灯亮灭顺序，从左到右跑或者从右往左跑(Press button to control the LED lights on and off)

2017-06-30 10:37:30下载

积分：1
SPITX16
基于状态机的优秀SPI输出程序（以DAC7512为基础，可修改）(VHDL code about SPI)

2016-02-09 01:07:52下载

积分：1
clock_seg
用FPGA分频，做一个有时分秒的时钟，并用数码管显示(FPGA divide a sometimes every minute clock, and digital display)

2013-05-20 13:53:06下载

积分：1

696518资源总数
105549会员总数
12今日下载

树式除法型开方器VERILOG实现,用于任意长度的无符号数的开方运算...

0 个回复

热门标签

热门下载