-
sdram
数字ic设计，二级缓存，格雷码，深度256，(Digital IC design, two level cache, gray code, depth 256.)
- 2018-10-31 10:40:37下载
- 积分：1
-
banjian
完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。(Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.)
- 2015-06-26 21:17:49下载
- 积分：1
-
9850sin_function
ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)
- 2013-08-27 15:13:29下载
- 积分：1
-
LED-clock-display
利用单片机控制LED时钟显示，以及闹钟，程序较大，但比较简单易懂。(LED clock display)
- 2013-03-10 10:15:37下载
- 积分：1
-
Study_Test
实现简单的硬件加法器、除法器，实现源码文中注释(Realize simple hardware adder and divider, realize source code)
- 2020-06-21 05:20:01下载
- 积分：1
-
HUAWEI_FPGA
华为内部资料，华为FPGA全套资料，包括华为的专利设计(Internal information Huawei Huawei FPGA complete information, including Huawei' s patented design)
- 2020-12-21 18:19:08下载
- 积分：1
-
OFDM 调制与解调
循环前缀插入常用的正交频分复用 （OFDM） 系统作为一种方式为了减轻影响的码间干扰 （ISI）。它将复制
的结尾部分与逆快速傅里叶变换的 OFDM 符号开头 （IFFT） 数据包。通常的循环前缀长度是更长的时间
比色散信道完全消除 ISI 的长度。OFDM 调制因此大多是围绕着周围循环前缀： OFDM 调制包括 IFFT 操作和循环
前缀插入 ；OFDM 解调包括循环前缀去除和 FFT 操作。
- 2022-01-23 10:07:40下载
- 积分：1
-
基于VHDL数字频率计
基于vhdl可用的数字频率计，误差较小，精准度较高。文件中还包含了与arm的通信模块、
- 2022-03-05 17:19:11下载
- 积分：1
-
A Dec example written in VHDL.
A Dec example written in VHDL.
- 2022-03-14 22:18:50下载
- 积分：1
-
硬件设计vhdl_cpu1，1。您可以复制和分发该副本…
硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file, and the other associated files, remain intact and -- unmodified. Modifications are outlined below.-hardware design vhdl_cpu1, 1. You may copy and distribute verbatim copies of this core, as long-- as this file, and the other associated files, remain intact and-- unmodified. Modifications are outlined below.
- 2022-02-06 23:06:37下载
- 积分：1
