-
SPI经典ip核
可以直接用于工程的开发和利用
SPI经典ip核
可以直接用于工程的开发和利用-err
- 2023-02-04 19:10:03下载
- 积分：1
-
sinewave_FPGA
数字载波发生器，产生一个正弦波，工程中的所有模块都经过测试并运行没有任何问题，而且利用逻辑分析仪对每个模块的输出都进行了逻辑测试。并经过D/A转换得到了正弦波波形，但唯一的缺点是没有滤波器，如果有人想看标准正弦波，可以自制一个简易低通滤波器进行观看，如有不清楚的地方可以把问题发到我的邮箱jiangguoqian@126.com一起探讨研究。(sinewave)
- 2010-08-23 19:42:07下载
- 积分：1
-
The experimental results are used to prepare MOSIN6 is achieved Verilog HDL lang...
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的.
练习三 利用条件语句实现计数分频时序电路
实验目的：
1. 掌握条件语句在简单时序模块设计中的使用；
2. 学习在Verilog模块中应用计数器；
3. 学习测试模块的编写、综合和不同层次的仿真。
练习四 阻塞赋值与非阻塞赋值的区别
实验目的：
1． 通过实验，掌握阻塞赋值与非阻塞赋值的概念和区别；
2． 了解阻塞赋值与非阻塞赋值的不同使用场合；
3． 学习测试模块的编写、综合和不同层次的仿真。
-The experimental results are used to prepare MOSIN6 is achieved Verilog HDL language. Practice the use of conditional statements to achieve the three sub-frequency timing circuit count experimental purposes: 1. Have conditional statements in the simple timing of the use of modular design 2. Learning modules in the Verilog Application of counter 3. to learn the preparation of the test module, integrated and different levels of simulation. Practicing the four blocking assignment with the distinction between non-blocking assignment experimental purposes: 1. Through experiments, hands blocking assignment with the concept of non-blocking assignment and distinction 2. Understanding of blocking and nonblocking assignment assignment usi
- 2022-03-18 15:26:04下载
- 积分：1
-
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器-this is an implimentation of an multiplier rather than multiplexer.
- 2022-05-16 15:56:46下载
- 积分：1
-
Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序
Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序-Verilog prepared ISP1362 controller IP core, altera company source DE2 System
- 2022-07-27 16:33:17下载
- 积分：1
-
elecfans.com-verilog教程书
从入门到精通，从简单到难，带你轻轻松松玩转FPGA(It is used to measure noise and detect road noise pollution. It is accurate and has good effect.)
- 2018-03-10 20:48:26下载
- 积分：1
-
DDSverilog
说明： 基于FPGA的Veilog HDL实现代码，简单明了，希望能帮助verilog的初学者……(ＤＤＳ based on Verilog ＤＨＬ for FPGA )
- 2011-04-11 22:56:23下载
- 积分：1
-
单周期cpu
说明： 该文件包含了实现单周期cpu的全部代码以及实验报告，包括仿真波形以及烧板过程(This file contains all the codes and experimental reports of realizing single cycle CPU, including simulation waveform and download process)
- 2019-12-14 20:55:42下载
- 积分：1
-
ALU_4bit
4位ALU,有两个4位输入，4位输出实现逻辑运算和算术运算，逻辑与或非，加1，减1等等功能(4 ALU, logical and arithmetic operations)
- 2012-11-18 18:04:59下载
- 积分：1
-
用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制
用Verilog语言编写的实现NAND Flash块的控制存取以及同步的FIFO的控制-Using Verilog languages realize NAND Flash block to control access as well as the synchronization FIFO control
- 2022-03-12 08:35:58下载
- 积分：1
