-
加扰器解扰器设计
加扰器解扰器设计,组合逻辑电路可以选用下述不同的逻辑类型来实现：互补CMOS结构、有比电路、差 分共源-共栅电压开关逻辑（DCVSL），传输门逻辑、互补传输晶体管逻辑（CPL）或动态电 路结构，也可以是以上不同类型结构的混合。(Scrambler/ descrambler design)
- 2018-08-29 10:52:46下载
- 积分：1
-
单片机的4 am2901完整的VHDL程序，am2901
4位MCU AM2901的完整VHDL程序，AM2901为主程序，其他为实体库-4 MCU AM2901 complete VHDL program, AM2901-based procedures, other entities, the Treasury
- 2022-12-05 05:15:03下载
- 积分：1
-
Verilog keyboard input program for led lights display
verilog 键盘输入程序，用于led灯的显示-Verilog keyboard input program for led lights display
- 2023-01-08 14:55:03下载
- 积分：1
-
RS
通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)
- 2021-04-28 15:48:44下载
- 积分：1
-
de2_clock on altera de2 board
de2_clock on altera de2 board
- 2022-01-29 04:22:40下载
- 积分：1
-
使用Altera公司的DE2平台，使用Verilog语言描述交通灯C.
使用ALTERA上DE2平台，使用Verilog描述，交通灯控制。-Using ALTERA on DE2 platform, use the Verilog description of the traffic light control.
- 2022-08-14 15:46:38下载
- 积分：1
-
pc104vhdl_change
PC104总线的CPLD代码，调试已经通过，可以修改应用到其他的工程(PC104 bus CPLD code, debugging has been passed, you can modify the application to other engineering
示例用法:)
- 2013-08-29 12:07:43下载
- 积分：1
-
DPD_project
预失真算法中，包络解波部分的verilog代码，有部分错误(envelope calculation of DPD algorithm ，verilong HDL language)
- 2014-04-26 15:45:21下载
- 积分：1
-
波形产生器：用VHDL编写的波形产生器程序
波形产生器：用VHDL编写的波形产生器程序-Waveform Generator: Using VHDL prepared waveform generator procedure
- 2022-02-16 00:06:52下载
- 积分：1
-
01_test
说明： FPGA测试程序，仅供测试硬件是否能够运行，主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)
- 2019-06-20 03:21:28下载
- 积分：1
