登录
首页 » VHDL » 计数器的VHDL语言

计数器的VHDL语言

于 2022-12-04 发布 文件大小:11.30 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

这个程序VHDL计数器计数二进制数并显示脉冲易于程序计数器的VHDL,我们需要了解逻辑电路的VHDL语言的程序员

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Nios_II_uCOS
    本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。(The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.)
    2009-12-18 14:08:40下载
    积分:1
  • exp_rom
    通过MATLAB产生单脉冲信号的数据,存储下来作为verilog代码实现的DDS的数据源,用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)
    2020-06-23 04:40:02下载
    积分:1
  • 16QAM
    说明:  在quartus上运行16QAM仿真,实现在modelsim上的波形仿真(Running 16QAM simulation on quartus)
    2020-04-27 18:24:11下载
    积分:1
  • 实现了简单的电子表功能,是24小时,用VHDL所编写的,quartus ii 7.2...
    实现了简单的电子表功能,是24小时,用VHDL所编写的,quartus ii 7.2-To achieve a simple spreadsheet functions, is 24 hours, using VHDL prepared, quartus ii 7.2
    2023-05-19 01:30:03下载
    积分:1
  • m5441x
    support for Coldfire m5441x processors.
    2014-09-19 16:13:50下载
    积分:1
  • Bayer2RGB
    Bayer 转RGB Verilog代码实现。。5*5 窗口。在工程中应用的(Bayer to RGB Verilog code implementation. 5*5 window. Applied in Engineering)
    2020-12-14 15:29:15下载
    积分:1
  • 基于FPGA的六路抢答器
    设计一个可供6组参赛选手使用的抢答器,具体要求如下:1)  可容纳6组参赛者的数字智能抢答器,每组设置一个抢答按钮供抢答者使用;2)  电路具有第一抢答信号的鉴别和锁存功能;3)  设置计分电路4)  设置犯规电路。顶层设计使用图形模块连线搭建,顶层功能模快均使用VHDL语言编写
    2023-01-01 02:30:03下载
    积分:1
  • src
    说明:  假设每个从设备中有可访问APB寄存器16个,位宽均为32比特,16个寄存器的访问地址计算方式为 基址 + 寄存器编号左移2位(byte 偏移)(Assuming that there are 16 accessible APB registers in each slave device, the bit width is 32 bits, and the access address of 16 registers is calculated by base address + register number left shift 2 bits (byte offset).)
    2020-12-15 13:49:14下载
    积分:1
  • VHDL出租车计费代码
    该代码实现出租车计费功能,例如起步价为5元,按住相关控件后,每隔五秒,计数将加1,实现类似于开车时计费的功能,当松开按键后,计费也将停止。。。。
    2022-02-14 00:52:30下载
    积分:1
  • 20190718
    uart implementation and documentation, this describes the basic steps in building your own uart module on verilog and programming them on an fpga device
    2020-06-21 21:40:01下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载