登录
首页 » VHDL » 伪随机二进制序列无符号17位计数器

伪随机二进制序列无符号17位计数器

于 2022-12-08 发布 文件大小:95.01 kB
0 154
下载积分: 2 下载次数: 1

代码说明:

这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反,这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。  目前所有的都是有效的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UART1
    可直接用于zedboard上的串口通信,利用zynq7000的pl部分实现一个简单的UART串口通信(Can be used directly on the zedboard serial communication, the use of zynq7000 PL part of the realization of a simple UART serial communication)
    2020-08-14 15:18:26下载
    积分:1
  • FPGAPVC_3
    基于SDRAM的PCI采集,上位机为VC编写,桥芯片为PLX9054,项目已经做完,上传5个例程,已经验证通过(SDRAM, PCI-based acquisition, PC for VC preparation, bridge chip for PLX9054, the project has been done, upload 5 routines, has been verified by)
    2015-01-07 22:53:10下载
    积分:1
  • pll_carrier_syn
    本程序是锁相环的仿真程序,具有接收端载波同步的功能。注释详尽,程序规范。发端的调制方式有单载波调制,BPSK调制,QPSK调制可供选择。程序中有星座图,锁相环的频差、相差图,以及解调后的基带波形。(This program is a phase-locked loop simulation program, the with carrier synchronization receiving end function. Notes detailed program specifications. The originator of the modulation scheme to choose a single carrier modulation, BPSK modulation, QPSK modulation. Program constellation diagram, the PLL frequency difference, a difference of FIG, and the demodulated baseband waveform.)
    2013-04-11 09:18:49下载
    积分:1
  • vga显示代码,里面有ise工程文件,是直接调过去的,大家下载下来吧...
    vga显示代码,里面有ise工程文件,是直接调过去的,大家下载下来吧-vga display code, which has ise project file is transferred directly past, everyone download it
    2022-11-14 00:10:04下载
    积分:1
  • Common examples of VHDL, suitable for beginners, there are examples of commonly...
    VHDL常用实例,适合初学者,有计时器等常用例子-Common examples of VHDL, suitable for beginners, there are examples of commonly used timer, etc.
    2023-07-12 06:25:03下载
    积分:1
  • cpu_easy
    ADD MOV MOVi SUB四指令cpu设计,qutartus,(Design of four-instruction CPU)
    2019-05-13 11:44:49下载
    积分:1
  • UART receiver and transmitter using vhdl
    这是执行高速的代码通用异步收发器代码是用VHDL写的语言.UART是一种在传输端进行并行输入和串行输出,在接收端进行串行输入和并行输出的算法。
    2022-02-06 12:51:51下载
    积分:1
  • ZEDBOARD
    ZEDBOARD的管脚分配图和约束文件,包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
    2021-03-23 21:19:15下载
    积分:1
  • OFDM-Verilog
    基于FPGA的OFDM的实现,Verilog语言。(OFDM based on FPGA,by Verilog)
    2021-02-03 20:59:58下载
    积分:1
  • 一个可综合的同步FIFO的verilog源代码
    一个可综合的同步FIFO的verilog源代码-An integrated synchronous FIFO in Verilog source code
    2022-03-26 05:23:42下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载