-
CHING
数字钟vhdl主要分为正常显示与报时功能(Digital clock vhdl)
- 2013-03-06 15:32:11下载
- 积分：1
-
verilog cpu代码
2、处理器的指令系统采用了MIPS CPU的常用指令，处理器结构参考MIPS的体系结构进行设计。总线宽度为32位。
3、完成的MIPS指令集：
R型：SLLV，SRAV，ADDU，SUBU，AND，OR，XOR，NOR，SLT，JR
J型：J
I型：BLTZ，BGTZ，BEQ，LW，SW，ADDIU，SLTI，ANDI，ORI，XORI。
- 2022-05-07 08:08:58下载
- 积分：1
-
多周期CPU设计包括basys3板的设计
都是实验课作业，直接打包的文件，下载之后可以直接跑。
- 2022-10-18 23:25:05下载
- 积分：1
-
寄存器
说明： 寄存器设计文件，寄存器输入输出以及读写控制，寄存器的配置(Register design and read-write control)
- 2019-11-19 20:09:21下载
- 积分：1
-
FloatPoint Arithmetic
Float Point Add, Multiply, and Divide arithmetic. You can change and modify the add block and reuse it in FPGA or ASIC chip. The running clock is dependent of the technology you used in the ASIC.
- 2022-06-13 03:38:57下载
- 积分：1
-
asynchronous-fifo
同步fifo的调用程序，调用Quartus II 9.0 (32-Bit)中的fifo模块(Synchronous fifo calling program, call Quartus II 9.0 (32-Bit) in fifo module)
- 2013-08-23 21:58:56下载
- 积分：1
-
Cordic_matlab
实现自然对数运算的cordic算法的matlab浮点仿真，以及针对FPGA硬件平台的定点仿真测试(Achieve natural logarithm of cordic algorithm matlab floating point emulation, and FPGA hardware platform for fixed-point simulation testing)
- 2013-11-01 15:10:09下载
- 积分：1
-
AD9767_DDS
说明： 基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
- 2020-06-20 21:00:01下载
- 积分：1
-
SimpleSpi
master spi的源代码（verilog），包括文档，测试程序(master spi the source code (verilog), including documentation, testing procedures)
- 2007-01-29 21:03:51下载
- 积分：1
-
UART串口协议HDL实现，可设波特率、停止位和奇偶校验等
UART串口协议HDL实现，可设波特率、停止位和奇偶校验等。可以在此基础上添加FIFO，以及处理器读写控制等。
- 2022-01-24 10:03:16下载
- 积分：1
