-
This an interpolating by 2 half
This an interpolating by 2 half-band filter with 79 taps (40 none-zero coefficients).
- 2022-03-06 22:11:21下载
- 积分:1
-
verilog
用Verilog语言编写的产生正弦波和方波的程序(Generate sine and square wave Verilog language program)
- 2021-04-25 20:48:46下载
- 积分:1
-
module_dem
用verilog编写的信号调制解调程序,包括ask,fsk,qpsk的fpga实现(Prepared using verilog signal modulation and demodulation process, including ask, fsk, qpsk of fpga implementation)
- 2009-10-14 14:47:30下载
- 积分:1
-
LMS自适应均衡器
在通信系统中的信道带来了重要的作用。通道可以涉及许多不同类型的扭曲我们的信息。尤其是无线信道的多径失真严重。而且更严重的是这种失真是随机的。为了解决这个问题,多渠道的影响需要在均衡器接收端。这种均衡器采用不同的学习算法连续识别通道。该项目是VHDL实现LMS学习算法流水线架构。所以这个实施可以工作以更高的数据速率以较少的时钟速度的要求,因此以较少的功耗
- 2022-01-29 00:11:01下载
- 积分:1
-
f500
verilog coding for butterworth filter with cut off
frequency with 500hz
- 2014-02-19 15:37:09下载
- 积分:1
-
ar0134_1280x720P60
Camera AR0134详细的寄存器配置,以及配置顺序,可以用来初始化摄像头(Camera AR0134 detailed register configuration sequence )
- 2016-05-15 12:16:56下载
- 积分:1
-
GMSK调制基带眼图仿真源代码
GMSK调制基带眼图仿真源代码,基于MATLAB(GMSK modulation baseband eye diagram simulation source code, based on MATLAB)
- 2020-06-28 11:40:01下载
- 积分:1
-
利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期
利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
- 2022-06-26 11:28:29下载
- 积分:1
-
DS18B20LCD
DS18B20温度测量程序 之后用于在LCD显示屏上显示对应的温度(DS18B20 test code)
- 2011-08-30 12:59:20下载
- 积分:1
-
liushuxian
中文版DLX流水线技术相关方面介绍以及简单应用
适用于面对初学者讲解(Chinese version of the DLX pipeline technology-related aspects of introduction and a simple application
Suitable for beginners to explain face)
- 2014-12-09 21:33:45下载
- 积分:1