-
verilog code of counter with clock divider for fpga implementation
带时钟分频器的计数器的代码是用verilog编写的。代码是用verilog HDL编写的,完全可以合成,可以在FPGA上实现;
- 2022-10-05 15:10:03下载
- 积分:1
-
dlatch触发器或锁存器的实现
应用背景用于实现多个触发器和更高的高层次的计算应用。本代码提供了仿真结果,合成结果,波形,工作代码的截图。关键技术本代码提供了仿真结果,综合结果,波形,工作代码的截图,并采用了多个触发器实现了多个触发器和更高水平的计算应用程序。
- 2022-08-13 12:56:18下载
- 积分:1
-
快速FFT的Verilog实现
快速傅里叶变换的模块,测试平台,verilog语言
- 2022-03-23 13:12:13下载
- 积分:1
-
BCD-counter
一个2位的BCD码十进制加法计数器电路,输入为时钟信号CLK,进位
输入信号CIN,每个BCD码十进制加法计数器的输出信号为D、C、B、A和进位输出信号COUT,输入时钟信号CLK用固定时钟,进位输入信号CIN.
(A 2-bit BCD code decimal adder counter circuit input as the clock signal CLK, a carry input signal CIN, D, C, B, A, and the carry output signal COUT, each BCD code decimal adder counter' s output signal, the input clock signal CLK Fixed clock, binary input signal CIN.)
- 2020-10-28 19:29:58下载
- 积分:1
-
ug848-VC707-getting-started-guide
vc707 board getting started guide
- 2018-06-14 05:52:39下载
- 积分:1
-
regress-900055
The Date prototype object is itself a Date object (its [[Class]] is "Date") whose value is NaN.
- 2013-12-27 00:29:58下载
- 积分:1
-
spi
SPI的Verilog实现(非常的全面和详细,还带有SPI算法的注解)(SPI in Verilog implementation (a very comprehensive and detailed, but also with the SPI algorithm annotation))
- 2011-06-30 11:21:04下载
- 积分:1
-
数字时钟verilog HDL
应用背景设计要求:
1.有基础的实时数字钟显示功能,即时、分、秒的正常显示模式,并且在此基础上增加上,下午显示。
2.手动校准。按动方式键,将电路置于校时状态,则计时电路可用手动方式校准,每按一下校时键,时计数器加1;按动方式键,将电路置于校分状态,以同样方式手动校分。
3.整点报时,仿中央人民广播电台整点报时信号,从59分50秒起每隔2秒发出一次低音“嘟”信号(信号鸣叫持续时间1S,间隙时间1S)连续5次,到达整点(00分00秒时),发一次高音“哒”信号(信号持续时间1S)。
4.闹时功能,按动方式键,使电路工作于预置状态,此时显示器与时钟脱开,而与预置计数器相连,利用前面手动校时,校分方式进行预置,预置后回到正常模式。当计时计至预置的时间时,扬声器发出闹铃信号,时间为半分钟,闹铃信号可以用开关“止闹”,按下此开关后,闹铃声立刻中止,正常情况下应将此开关释放,否则无闹时作用。
5.秒表功能。按start键开始计秒,按stop键停止计秒并保持显示数不变,直到复位信号加入。关键技术 根据总体设计以及各分模块的需要,将分立模块分为7个部分运用verilog HDL编程来实现。其分别为数字钟主体部分、手动设置、分频、整点报时、闹钟功能、秒表、控制显示和顶层8个模块。
数字钟主体部分主要由三个计数器组成,包括1个24进制计数器,作为小时计数器,2个60进制计数器分别作为分计数器和秒计数器。一个60进制计数器由一个6进制计数器和一个10进制计数器组成,由于都是比较简单的计数器,所以在用verilog设计时作为一个整体部分进行编程实现。同理小时计数器也作为整体部分来编程实现。
- 2022-02-18 14:19:22下载
- 积分:1
-
ANC_LMS
verilog描述的基于LMS的自适应噪声消除器ANC算法。用于数字音频处理。(The verilog Description LMS-based adaptive noise canceller ANC algorithm. For digital audio processing.)
- 2012-10-29 21:43:33下载
- 积分:1
-
clock-generation
长帧同步时钟的产生, 源码程序,实验好用(Long frame synchronization clock generation, source program, easy to use experimental)
- 2012-10-21 09:52:08下载
- 积分:1