-
usbd_ucos
基于ALINX AX7020硬件平台的USB-OTG通信程序。操作系统采用uCOS III v1.41,基本实现了双向USB2.0 块传输(Bulk Transfer)通信,zynq的PS端接收USB数据并回传至主机。经测试,主机端Window10系统采用libUSBK编程时,采用64字节的块时,传输速率可达210Mbps。zynq开发工具为Vivado2015.4,程序包中包含了全部的硬件和软件工程文档。(A USB-OTG communication project where an AX7020 platform is employed as USB device. The embeded operating system is uCOS III of version 1.41, and the FPGA toolchain is Vivado 2015.4. This project implements a full speed bidirectional USB2.0 bulk transfer. A test on Windows 10 host with libUSBK shows that the transfer speed is up to 201Mbps.)
- 2020-09-09 09:38:02下载
- 积分:1
-
Vpwm
按键可调占空比的PWM波产生程序。语言:VHDL(Button adjustable duty cycle of the PWM wave generator. Language: VHDL)
- 2013-07-30 12:30:58下载
- 积分:1
-
SPI接口设计
SPI接口主模式电路设计: (1)主频100M,输出时钟频率可调:主时钟2/4/8/32/64分频; (2)具有主动收发功能; (3)发送、接收数据均16bit为单位; (4)使用 SMIC 工艺库 smic18mm_1P6M 完成设计; (5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、物理验证等。
- 2023-01-31 22:20:03下载
- 积分:1
-
My_First_fpga
基于芯片5CSEBA6U2317,实现按键控制LED灯闪的速度的Verilog实现。(Realize the Verilog realization of the flow lamp.)
- 2018-05-03 09:58:41下载
- 积分:1
-
Version1
小波包分解,重构轴承振动信号,Hilbert包络,FFT进行频谱分析,以获得轴承故障频率。(Wavelet packet decomposition, reconstruction of bearing vibration signal, Hilbert envelope, FFT spectrum analysis to obtain the bearing fault frequencies.)
- 2013-07-17 11:37:05下载
- 积分:1
-
基于FPGA的TLC549驱动设计
ADC和DAC是模拟量和数字量之间不可或缺的桥梁。而AD,DA转换器在数字控制系统中也有着重要地位。D/A转换器把收到的数字控制信号转换成模拟信号,实现对被控制对象的控制。而A/D转换器将各种模拟信号转换为抗干扰更强的数字信号,直接进入数字计算机进行处理,存储并产生数字控制信号。
- 2022-12-25 18:35:03下载
- 积分:1
-
Altera FPGA配置AD5300 Verilog代码
Altera FPGA 利用SPI口配置外部DACAD5300的Verilog代码,代码经调试后运行稳定。友情提示,由于本人水平有限,代码不可避免存在问题,敬请谅解
- 2022-09-05 02:50:03下载
- 积分:1
-
pidd
verilog实现增量式PID算法,实测可用,带modelsim仿真(PID algorithm by verilog)
- 2017-10-20 19:26:34下载
- 积分:1
-
8051 核verilog源代码
8051 核 RTL 源代码,带testbench 和综合脚本
8051 核 RTL 源代码,带testbench 和综合脚本
8051 核 RTL 源代码,带testbench 和综合脚本
8051 核 RTL 源代码,带testbench 和综合脚本
8051 核 RTL 源代码,带testbench 和综合脚本
8051 核 RTL 源代码,带testbench 和综合脚本
8051 核 RTL 源代码,带testbench 和综合脚本
8051 核 RTL 源代码,带testbench 和综合脚本
- 2023-01-12 05:35:03下载
- 积分:1
-
exercise3
用verilog实现dsp与Fpga接口的同步设计,其功能包括读写操作及四个功能模块,采用两个fifo实现不同时钟域的地址与数据的转换,在quartus ii11.0环境下运行,运行此程序之前需运行将调用fifo。(Dsp using verilog achieve synchronization with Fpga interface design, its features include read and write operations and four functional modules, using two different clock domains to achieve fifo address and data conversion in quartus ii11.0 environment to run, run this program required before running calls fifo.)
- 2013-08-30 11:12:09下载
- 积分:1