-
vivado-constraints
说明： vivado软件中的时序约束参考资料，很详细，不同的约束种类对应不同的命令。(vivado-using-constraints)
- 2019-05-15 16:20:58下载
- 积分：1
-
8051 核verilog源代码
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
8051 核 RTL 源代码，带testbench 和综合脚本
- 2023-01-12 05:35:03下载
- 积分：1
-
spi的验证ip
用SystemVerilog写spi通信模块的验证ip结构简洁，容易上手可以作为spi设计中的验证之用
- 2022-02-14 06:19:44下载
- 积分：1
-
sram_sp_hse_8kx8
SRAM 8K*8 芯片存储器 芯片存储器 芯片存储器(SRAM 8K*8
Chip memory
Chip memory)
- 2018-08-26 18:50:04下载
- 积分：1
-
在ALTERA的Verilog代码的VGA显示电路板
应用背景它是电路描述Verilog读取存储的图像在RGB格式从快闪记忆体，Altera de2-115板，FSM，读取并显示每个像素的VGA端口，它可以被用来作为一个图像加速器，或作为一种补充更复杂的设计。关键技术的VGA格式是广泛应用于工业，那里是许多更快的图像显示协议作为DVI，HDMI，但了解VGA是必要的了解别人图像显示协议，因为它是最简单的，它们是相似的，但数字信号是sended。
- 2022-03-21 20:38:59下载
- 积分：1
-
jesd204_0_ex
jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)
- 2020-11-26 14:49:31下载
- 积分：1
-
nand 闪存仿真模型
用于IC芯片设计验证仿真的nand flash芯片模型；包括模型及测试平台，对于进行nand flash控制器设计或者验证人员非常有帮助！另外，附上与之对应的镁光的芯片说明文档，见pdf附件
- 2022-01-21 18:06:52下载
- 积分：1
-
uart
uart 发送模块接收模块及tb，其中可以选择不同波特率进行收发，代码带有详细注释。(UART sending module and receiving module)
- 2020-06-20 20:00:02下载
- 积分：1
-
PWM
说明： 通过一个计数器来实现输出信号的占空比要求，可以将duty_cycle分配到拨码开关上,LED分配到发光二极管上,然后调节拨码开关,即可看到LED的亮度发生变化.(The duty cycle of the output signal can be assigned to the dial switch by a counter, and the LED can be assigned to the light emitting diode. Then the brightness of the LED can be seen by adjusting the dial switch.)
- 2020-06-16 13:20:02下载
- 积分：1
-
cfi_ctrl
说明： CFI控制器顶层模块，32位wishbone总线经典接口，用于简化对CFI flash(如块)的访问解锁、删除和编程。(Top level of CFI controller with 32-bit Wishbone classic interface)
- 2020-06-20 17:00:02下载
- 积分：1
